# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2006-107514 (43)Date of publication of application: 20,04.2006

(51)Int.Cl.

15/80 606F 9/54 (2006, 01) (2006, 01)

(22)Date of filing:

(21)Application number: 2005-292708 (71)Applicant : SONY COMPUTER

(2006. 01)

ENTERTAINMENT INC

(72)Inventor: SUZUOKI MASAKAZU

YAMAZAKI TAKESHI

(30)Priority

Priority number: 2004 959635

Priority date: 05.10.2004 Priority country: US


(54) SYSTEM AND DEVICE WHICH HAVE INTERFACE DEVICE WHICH CAN PERFORM DATA COMMUNICATION WITH EXTERNAL DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an architecture which enables various members on a network to share data and applications among them without an additional load in computing.

05.10.2005

SOLUTION: A system is provided, which has a processing element (PE), an input/output (I/O) interface device, and a shared memory. The PE has at least one processing unit (PU) and also has one or more additional processing devices (APU). At least one of the APUs executes an I/O function by reading from or writing to an external device connected to the I/O interface device 2915. Data is exchanged between the APU and the I/O interface device 2915 by using a data level synchronization mechanism through the shared memory.



(19) 日本国特許庁(JP)

# (12)公開特許公報(A)

(11)特許出願公開番号 特**開2006-107514** 

最終質に続く

(P2008-107514A) (43) 公開日 平成18年4月20日 (2008. 4. 20)

(51) Int.Cl.			FI			テーマコード(参考)
G06F	15/80	(2006.01)	GO6F	15/80		
G06F	9/52	(2006.01)	GO6F	9/46	475C	
G06F	9/54	(2006.01)	GO6F	9/46	480Z	

審査請求 有 請求項の数 27 OL (全 50 頁)


		MLTST II	報本 刊 間本外の数 21 OL (主 30 p	
(21) 出願番号 (22) 出願日	特顏2005-292708 (P2005-292708) 平成17年10月5日 (2005.10.5)	(71) 出題人	395015319 株式会社ソニー・コンピュータエンタテ	
(31) 優先權主張番号	10/959, 635		ンメント	
(32) 優先日	平成16年10月5日 (2004.10.5)		東京都港区南青山二丁目6番21号	
(33) 優先権主張協	米国 (US)	(74) 代理人	100099324	
			弁理士 鈴木 正剛	
(特許庁注:以下の	ものは登録商標)	(74)代理人	100108604	
1. JAVA		1	弁理士 村松 義人	
2. イーサネット		(74)代理人	100111615	
			弁理士 佐野 艮太	
		(72) 発明者	鈴盃 雅一	
		1	東京都港区南青山二丁目6番21号 株3	
		1	会社ソニー・コンピュータエンタテイン	
		i	ント内	
		1		

(54) 【発明の名称】外部デバイスとデータ通信可能なインターフェイスデバイスを有するシステム及び装置

# (57)【要約】

【課題】計算上の負担が付加されることなく、ネットワークの様々なメンパー間でのデータとアプリケーションの共用可能なアーキテクチャを提供する。

「解決手段」処理エレメント(PE)、入出力(I/O) インターフェースデバイス及び共有メモリを有するシ ステムが提供される。PEは、処理ユニット(PU)を 少なくとも一つ備え、かつ、一つ以上の付加処理装置( APU)を備える。APUの少なくとも一つは、I/O インターフェースデバイス2915に複数された外盤デ バイスに対して読み出しあるいは書き込みを行うことで 1/O機能を実行する。データは、APUと1/Oイン ターフェースデバイス2915との間で、データレで外 同期メカニズムを用いて共有メモリを選して突袭される



【選択図】図29

## 【特許請求の範囲】

[請求項1]

外部デバイスへのデータ通信と外部デバイスからのデータ通信とを行うように動作可能 なインターフェースデパイスと.

各々が前記データの格納をするように動作可能な、複数のメモリ・ロケーションを持つ メモリとを含み、

前記インターフェースデバイスと前記メモリのうちの少なくとも1つが、前記メモリ・ ロケーションの対応するメモリ・ロケーションと関連付けられた状態情報を格納するよう に動作可能であって、前記状態情報には、第1フィールドとアドレス・フィールドとが含 まれ、この第1フィールドとアドレス・フィールドとは、与えられたメモリ・ロケーショ ンに対して、前記関連する状態情報の前記第1フィールドの値が第1の値と等しくかつ前 記閣連する状態情報の前記アドレス・フィールドの値が第2の値と等しい場合に、前記メ モリ・ロケーションへの書き込みオペレーションによって、前記メモリ・ロケーションに 現在格納されているデータが、前記第2の値によって示されるアドレスへの書き込みが行 われる、システム。

## 【請求項2】

前記アドレスは前記外部デパイスと関連付けられている、請求項1記載のシステム。 「磁母腦3】

前記アドレスは、前記インターフェースと通信を行うプロセッサと関連付けられている メモリ・ロケーションと関連付けられている。請求項1記載のシステム。 【請求項4】

データアクセス用に前記メモリに結合され、かつ前記インターフェースと結合されてい るプロセッサを含み、前記プロセッサは前記外部デバイスと関連付けられた要求を祭行す るように動作可能である、請求項1又は2又は3記載のシステム。 【請求項5】

少なくとも1つの前記要求は、前記外部デバイスからのデータの読み出しに対するもの である、請求項4記載のシステム。

【譜求項6】

少なくとも1つの前記要求は、前記外部デバイスへのデータの書き込みに対するもので ある、請求項4記載のシステム。

「踏成項7]

前記メモリは、前記プロセッサと前記インターフェースデバイスとの間に前記原改を送 るように動作可能である、請求項4又は5又は6記載のシステム。 【請求項8】

前記外部デバイスは、前記インターフェースデバイスと結合されている、請求項1~7 のいずれかに記載のシステム。

前記インターフェースデバイスは、DMA伝送を用いて、前記外部デバイスと前記メモ リとの間でのデータ通信を行う、請求項1~8のいずれかに記載のシステム。

【請求項10】 複数のメモリ・ロケーションを持つメモリと、

少なくとも1つの第1のタイプと第2のタイプの要求を発行するように動作可能で前記 メモリと結合されたプロセッサと、

インターフェースデバイスと、を含み、前記インターフェースデバイスは、前記第1の タイプの要求を受信したことに応答して、前記外部デバイスから前記メモリヘデータを伝 送し、前記メモリへ前記データを格納するように動作可能であり、かつ、前記インターフ ェースデバイスは前記第2のタイプの要求を受信したことに応答して、前記メモリのスト レージから前記外部デバイスへデータを伝送するように動作可能であって、

前記メモリの少なくとも1つのメモリ・ロケーションと、前記インターフェースデバイ スとは、ブロッキング状態を含む、複数の異なるメモリの状態をサポートし、このサポー

20

30

40

30

トでは、前記プロッキング状態にある与えられたメモリ・ロケーションへの書き込みオペレーションによって、現在、その中に格納されているデータが、前記与えられたメモリ・ロケーションに関連付けられたアドレスに書き込まれる、システム。

【請求項11】

前記アドレス値は前記外部デバイスを表す、請求項10記載のシステム。

[請求項12]

前記プロセッサと関連付けられたローカル・メモリを更に含み、前記アドレス値は前記 ローカル・メモリのメモリ・ロケーションを表わす、請求項10又は11記載のシステム

[請求項13]

前記第1のタイプの前記要求は、前記外部デバイスからのデータの読み出しに対するものである、請求項10又は11又は11又は30システム。

rist chine 1 4 7

前記第2のタイプの前記要求は、前記外部デバイスからのデータの書き込みに対するものである、請求項10又は11又は12記載のシステム。

【請求項15】

前記外部デバイスは前記インターフェースデバイスと結合されている、請求項10~1 4 のいずれかに記載のシステム。

【請求項16】

前記インターフェースデバイスは、DMA伝送を用いて、前記外部デバイスと前記メモリとの間でのデータ通信を行う、請求項10~15のいずれかに記載のシステム。

【請求項17】

前記プロセッサは、プロセンングユニット (PU) と、前記要求を発行するように動作 可能な、少なくとも1つの付加処理ユニット (APU) とを含む、請求項10~16のい ずれかに記載のシステム。

【請求項18】

前記インターフェースデバイスは、前記メモリ・ロケーションへのアクセスを制御するための保護テーブルを含む、請求項17記載のシステム。

【請求項19】

前記PUは、前記保護テーブルの値を初期化する、請求項18記載のシステム。 【請求項20】

外部装置とプロセッサ間を相互接続する装置であって、

保護テーブルを含み、前記保護テーブルは前記プロセッサによってアクセス可能な共用メモリの領域を示す情報を格納するように動作可能であって、

伝送コントローラを含み、前配伝送コントローラはプロセッサからの要求に応答して、 前記外部デバイスと前記共用メモリの前記アクセス可能な領域のうちの少なくとも1つと の間のデータ伝送を制御するものであって、かつ、

伝送バスを含み、前記伝送バスは前記伝送コントローラによる制御の下で、前記外部デ バスと、前記共用メモリの前記少なくとも1つのアクセス可能な領域との間に前記デー タを伝送するように動作可能であり、

前配伝送コントローラは、メモリ・ロケーションの最新のメモリ状態によって、前記少 なくとも1つのアクセス可能な領域のメモリ・ロケーションと外部デバイスとの間のデー タ伝送を同期して制御するよう動作可能であり、この制御では、最新のメモリ状態がプロ ッキング状態である場合、メモリ・ロケーションへの書き込みオペレーションにはより、現 サント・ロケーションに格納されているデータが、前記メモリ・ロケーションに関連付 けられたアドレスへ書き込まれる、装置。

【請求項21】

インターフェースデバイスを介して、プロセッサと外部デバイスとの間にデータ伝送を 行う方法であって、

前記外部デバイスと前記プロセッサに対してローカルであるメモリとの間で、前記デー

20

4Ω

タを、複数のメモリ・ロケーションを持つ共用メモリを介して前記プロセッサへ伝送し、 前記共用メモリは、プロッキング状態を含む複数の異なるメモリ状態をサポートし、前記 プロッキング状態にある与えられたメモリ・ロケーションへの書き込みオペレーションに より、現在前記メモリ・ロケーションに格納されているデータが、前記所望のメモリ・ロ ケーションと腹連付けられたアドレス個へ書き込まれる、方法。

【請求項22】

前記プロセッサは第1プロセッサであり、更に、

第2プロセッサからインターフェースデバイスへ、インターフェースデバイスの保護テープルにおいて用いるための値を送り、前記値は前記共用メモリの一部へのアクセスを制御する、請求項21記載の方法。

【請求項23】

前配外部 デバイスは、

外部デバイスを通じて、伝送されるデータを要求するコマンドを受信し、

前記コマンドに関連付けられたアドレス値が有効であるかどうかを判断するために、保護テーブルの値をチェックし、

アドレス値が有効である場合は、前記初期化ステップを行う、請求項21又は22記載 の方法。

[請求項24]

前配関連するアドレス値は前記外部デバイスを示す、請求項21又は22又は23記載の方法。

【請求項25】

前記関連するアドレス値は前記プロセッサと関連付けられたローカル・メモリを示す、 請求項21又は22又は23記載の方法。

【請求項26】

デバイスであって、

要求や応答を複数の要求/応答チャネルを介して転送するための第1バスを含み、各要 求/応答チャネルはプロセッサと関連付けられており、各要求/応答チャネルは、前記関 連付けられたプロセッサと外部デバイスとの間にデータ通信用の要求を転送するものであ り、

メモリとのデータ通信を行う第2 バスを含み、前配第2 バスはデータレベル同期を用い 前記データの通信時に用いられるものであり、前記メモリは複数のメモリエクトーターションを含み、前記各メモリ・ロケーションは、プロッキング状態を含む複数の異メモリ・ 状態をサポートするものであって、前記プロッキング状態にある与えられたメモリ・ロケーションへのデータの書き込みオペレーションにより、現在前記与えられたメモリ・ロケーションに格物されているデータが、前記与よられたメモリ・ロケーションと関連付けられているアドレス値へ書き込まれる、デバイス。

【請求項27】

前記第1パスは、前記プロセッサによりアクセス可能なメモリの一部を示す前記値を、 保護テーブルで用いられるように転送する、請求項26記載のデパイス。

【発明の詳細な説明】

【技術分野】

[0001]

40

ムおよび方法」、および2001年3月22日出願の米国特許出顧第09/816,75 2号「広帯域ネットワーク用のコンピュータ・アーキテクチャの処理モジュール」の一部 継続出願であり、その全てをここに援用する。

## 【背景技術】 【0002】

本発明はコンピュータ・プロセッサ用アーキテクチャとコンピュータ・ネットワークに 関し、より詳細に広帯域環境におけるコンピュータ・プロセッサ及びコンピュータ・ネ ットワーク用アーキテクチャに関する。

## [0003]

コンピュータ及び現今のコンピュータ・ネットワークのコンピューティング・デバイス (オフィスのネットワークで使用されるローカル・エリア・ネットワーク (LAN) やイ ンターネットなどのようなグローバルネットワークなど)の計算用デバイスは、スタンド ・アローン型の計算用として主として設計されていた。コンピュータ・ネットワークを介 するデータとアプリケーション・プログラム ("アプリケーション")の共用は、これら のコンピュータ及びコンピューティング・デバイスの主要な設計目標ではなかった。これ らのコンピュータとコンピューティング・デバイスは、様々な異なるメーカー (モトロー ラ、インテル、テキサス・インスツルメント、ソニーなど)により製造された広範囲の異 なるタイプのプロセッサを用いて一般に設計されたものである。これらのプロセッサの名 々はそれ自身の特定の命令セットと命令セット・アーキテクチャ (ISA: instruction set architecture)とを有している。すなわち、それ自身の特定のセットのアセンブリ言 語命令と、これらの命令を実行する主演算デバイスと記憶デバイスのための構造とを有す る。従って、プログラマは各プロセッサの命令セットとISAとを理解してこれらのプロ セッサ用のアプリケーションを書くことを要求される。今日のコンピュータ・ネットワー ク上でのコンピュータとコンピューティング・デバイスに異なった種類が混在しているこ とから、データとアプリケーションの共用及びその処理は複雑になっている。さらに、こ の複数種が混在する環境に対する調整を行うために、多くの場合、同じアプリケーション であっても複数のパージョンを用意することが必要となっている。

## 【発明の開示】

[発明が解決しようとする課題]

# [0004]

グローパルネットワーク、特にインターネットに接続されたタイプのコンピュータやコンピューティング・デパイスは広範囲に及ぶ。パーソナルコンピュータ(PC)やサーパーに加えて、これものコンピューティング・デパイスの中には携帯整託、移動用コンピュータ、個人用情報機器(PDA:personal digital assistant)、セット・トップ・ボックス、デジタルテレビ並びにその他のデパイスが含まれる。コンピュータやコンピューティング・デバイスにおいて異種製品が混在する中でのデータやアプリケーションを共用することに起因して、重要な問題が発生している。

#### [0005]

これらの問題を解決するためのいくつかの手法が試みられてきた。これらの手法の中には特に、優れたインターフェースと複雑なプログラミング手法が合まれる。多くの場合、れちの解決方法では、処理パワーの実質的増加の実践が要求される。また、これらの解決方法では、多くの場合、アプリケーションの処理に必要な時間と、ネットワークを介するデータ伝送に必要な時間とが実質的に増加してしまうという結果が生じる。 【0006】

# [0006]

一般に、データは対応のアプリケーションとは別々に、インターネットを介して伝送さ この手法では、アプリケーションに対応した各セットの伝送データにアプリケーションに対応した各セットの伝送データにアプリケーションは小型をも送る必要はなくなっている。従ってこの手法により、必要とされるは、クライン 量は最小化されるものの、ユーザには不満の原因となることも多々ある。つまり、クライ アント側のコンピータでは、この伝送データを利用車をも生じうる。またこの手がでは、 あるいは最新のアプリケーションを入手できない事態も生じうる。またこの手がでは、

(4)

40

ネットワーク上のプロセッサによって用いられている複数の異種ISAと命令セットに対 応して、各アプリケーション毎にパージョンの異なる複数のアプリケーションを用意する ことが要求される。

## [0007]

Javaモデルではこの問題の解決が試みられている。このモデルでは厳しいセキュリティ・プロトコルに準拠する小さなアプリケーション("アプレット" (applet))が用いられている。アプレットはネットワークを介してサーバー側コンピュータから送后され、ククライアント間コンピュータ("クライアント")により実行される。異なるISAを使用しているクライアントでとに、同じアプレットであっても異なるパージョンを送信するという事態を避ける必要があるため、全てのJavaァプレットはクライアント側のJava仮想マシンとは、JavaISAとJava命令セットを持つコンピュータをエミュレートするソフトウエアである。しかしながらこのソフトウエアはクライアント側のISAとクライアント側の合合セットにより実行される。クライアント側ではISAと今令セットが各々異なるが、与えられるJava仮想マシンが、ジョンと旧である。従って、複数の各アプレットに異なるバージョンとにである。

# [0008]

各本の異なる I S A 命令セットに対して異なるパージョンのアプリケーションを書かなければならないという課題は解決されているものの、Javaの処理モデルでは、クライアント側のコンピュータに対してソフトウエアの追加層が要求される。ソフトウエアのの追加層のためにプロセッサの処理速度は著しく低下する。この速度の低下は、リアルスのイムのマルナデイア・アプリケーションについて特に著しい。また、ダウンロードされたJavaアプレットの中には、ウイルス、処理上的誤動作などが含まれている可能性がある。これらのウイルスと誤動作は、クライアントのデータベースの設備やその他の損害の原因となる可能性がある。Javaアプレットがそれ以上はデータを書き込むことができない、クライアント側のメモリ内のスペース)というソフトウエアを設けることによりこの問題の解決が試みられているとはいえ、このソフトウエア駆動型セキュリティ・モデルは多くの場合、その実行時に不安定な状態になり、より多くの処理を必要とする。

リアルタイムのマルチメディア・ネットワーク用アブリケーションがますます重要なものになりつつある。これらのネットワーク用アブリケーションは非常に高速な処理が要が必要になる。将来、そのようなアブリケーション用として、毎秒何千メガビットものデータが必要になるかもしれない。ネットワークの現今のアーキテクチャ、及び、特にインターネットのアーキテクチャ、並びにJavaモデルなどで現在実施されているプログラミング・モデルでこのような処理速度に到達することは非常に難しい。 【0010】

従って、新しいコンピュータ・アーキテクチャと、コンピュータ・ネットワーク州の新しいアーキテクチャと、新しいプログラミング・モデルとが求められている。この新しいアーキテクチャとプログラミング・モデルによって計算上の負担が付加されることなく、ネットワークの様々なメンバー間でのデータとアプリケーションの共用という問題が解決されることが望ましい。この新たなコンピュータ・アーキテクチャとプログラミング・モデルとにより、ネットワークのメンバー間でのアプリケーションとデータの共用時に生じるセキュリティ上の問題も解決されることが望ましい。

## 【課題を解決するための手段】

#### [0011]

広帯域ネットワークを介して高速処理を行うコンピュータ・アーキテクチャが提供される。特に、及び、本発明によれば、システムにはデータ通信用のインターフェースデバイ

スと、データ格納用のメモリとが含まれ、メモリには少なくとも1つのメモリ・ロケーションと、それに関連する状態情報とが含まれる。状態情報には第1フィールドとアドレス・フィーととが含まれ、第1フィールド価が第2の値に等しく、また、アドレス・フィールド値が第2の値に等しい場合、続いて行われる、メモリ・ロケーションに関連付けられたデータの書き込みによって、その中に格納されているデータが、アドレス・フィールド値により示されるアドレスへ書き込まれることになる。

【発明を実施するための最良の形態】

[0012]

本発明の一実施形態においては、システム構成にはプロセッサ・エレメント(PE)と、入力/出力(I/O)インターフェースデバイスと、共用メモリとが含まれる。PEにはさらに、少なくとも1つの処理ユニット(PU)と、1つ以上の付加処理ユニット(PV)とを1つの人PUは、I/Oインターフェースデバイスとと合きに、少なくとも1つのAPUは、I/Oインターフェースデバイスと結合されている外部デバイスからのデータの設出しと外部デバイスへのデータの書き込みを行うことにより、I/O機能を行う。データはAPUとI/Oインターフェースデバイスとの間で、共用メモリを介して、データレベル同期機構を用いて交換される。特に、共用メモリにボータ格制用の少なくとも1つのメモリ・ロケーションと関連付けられた、少なくとも1つの状態情報ロケーションが含まれ、この状態情報ロケーションに関連付けられた、少なくとも1つの状態情報ロケーションが含まれ、この状態情報がありの値に等しく、また、アドレス・フィールドが含まれる。第1フィールドを対したが一般が影りの値に等した。また、アドレス・フィールド値が第2の値に等した場合、続いて行われる、メモリ・ロケーションに関連付けられたデータの書き込みによって、その中に格納されているデータが、アドレス・フィールド値により示されるアドレスへ書き込まれることになる。

[0013]

図1に、本発明によるコンピュータ・システム101のアーキテクチャ全体を示す。 【0014】

この図に例示されているように、システム101にはネットワーク104が含まれ、複数のコンピュータとコンピューティング・デバイスがこのネットワークと接続されている。ネットワーク104の例として、LAN、インターネットなどのグローバルネットワーク、又は他のコンピュータ・ネットワークが挙げられる。

[0015]

[0016]

例えば、システム 1010 のサーバー 108 はクライアント 106 はり多いデータ及びアプリケーション処理を実行するので、サーバー 108 はクライアント 106 はりち多いコンピューティング・モジュールを含むことになる。一方、PDA110 では、緩低量の処理しか実行されない。従って、PDA110 には最小の数のコンピューティング・モジュールしか含まれない。PDA110 には最小の数のコンピューティング・モジュールしか含まれない。PTV112 はクライアント 106 とサーバー 108 の間の処理 100 に実行する。従って100 100

[0017]

システム 1 0 1 がこのように均質な構成を有することから、アダプタビリティ、処理速 に、及び処理効率が改善される。システム 1 0 1 1 の8 メンバーが、同じコンピューティン グ・モジュールの 1 つ以上(又はコンピューティング・モジュールの一部)を用いて処理 を実行するので、データ及びアプリケーションの実際の処理をどのコンピュータリル・ ジューティング・デバイスで実行するがは重要ではなくなる。更に、個々のアーション及びデータの処理は、ネットワークのメンバー間で分相することができる。 全体を適じて、システム 1 0 1 が処理したデータ及びアプリケーションをびデータの処理は、ネットワークのメンバー間で分相することができる・レルを一島 的に識別することにより、この処理がどこで行われたかに関わら送する。処理を要求したコン ピュータ又はよフーティング・デバイスへその処理結果を伝送することが可能になる。 この処理を実行するモジュールが共通の構造と共通の I S A とを有するの、プロセッ サ間の互換性を達成するためのソフトウエアの追加層の計算上の食剤でれる。このアーキテクチャとプログラミング・モデルにより、リアルタイムのマルチメディア・アプ リケーションなどの実行に必要な処理が良けないます。

[0018]

[0019]

また、システム I 0 1 のプロセッサとソフトウエア・セルが均質な構造を有することか ち、今日の異質なネットワークの認在という問題の多くを防ぐことができる。例えば、任 意の命令セットを用いる任意のどの I S A 上でも、アプリケーションの処理を許容しよう とする非効率なプログラミングモデル (J a v a の仮想マシーンのような仮想マシーンな ど) が回避される。従って、システム I 0 1 は今日のネットワークよりもはるかに効果的 、かっ、はるかに効率的に、広帯域処理の実現が可能になる。 【0020】

2 15、APU 2 17、APU 2 19、APU 2 2 1、を具備する。ローカルPEバス 2 3 はAPU と、DMAC 2 0 5 と、PU 2 0 3 との間でデータとアプリケーションを伝送する。ローカルPEバス 2 2 3 は従来のアーキテクチャなどを備えていてもよいし、又はバケット交換式ネットワークとして実装されてもよい。パケット交換式ネットワークとして実装される場合は、より多くのハードウェアが必要となり、その一方で利用可能な帯域低が増加する。

[0021]

PEはデジタル論理回路を実装する様々な方法を用いて構成可能である。しかしながら、 PE201は好適にはシリコン蒸板上の相補型金属酸化膜半導体(CMOS:compleme ntary metal oxide semiconductor)を用いている単一の集積回路として構成される。基 板用代替材料の中には、ガリウム砒素、ガリウムアルミニウム砒素、及び多種多様のドー パントを用いるその他のいわゆるIII-B化合物が含まれる。またPE201は超伝導 材料 (高速単一磁束量子 (RSFQ: rapid single-flux-quantum) 論理回路など) を用 いて実装されることもできる。

## [0022]

PE201は高帯域メモリ接続部227を介して、ダイナミック・ランダム・アクセス ・メモリ(DRAM) 225と密接に関連している。DRAM225はPE201用メイ ン・メモリとして機能する。DRAM225は好適にはダイナミック・ランダム・アクセ ス・メモリであることが望ましいとはいえ、DRAM225は他の手段、例えば、スタテ ィック・ランダム・アクセス・メモリ(SRAM)として、磁気ランダム・アクセス・メ モリ (MRAM)、光メモリ又はホログラフィ・メモリなどを用いてDRAM225を実 装することも出来る。DMAC205によってDRAM225と、PE201のAPUと P U との間のデータ伝送が改善される。以下に更に説明するように、 D M A C 2 0 5 によ って、各APUに対するDRAM225内の排他的領域が指定されるが、この排他的領域 の中へはAPUだけしかデータの書き込みができず、また、APUだけしかこの排他的領 域からのデータ読出しを行うことができない。また、この排他的領域は"サンドボックス 'と呼ばれる。

# [0023]

PU203は、データ及びアプリケーションのスタンド・アローン型処理が可能な、標 準的プロセッサなどであってよい。作動時に、PU203はAPUによってデータ及びア プリケーションの処理のスケジュール管理と全般的管理とを行う。APUは好適には単一 命令、複数データ (SIMD:single instruction, multiple data) プロセッサである ことが望ましい。PU203の制御によって、APUは並列的かつ独立に、これらのデー タ及びアプリケーションの処理を実行する。 DMAC205は、共用DRAM225に格 納されているデータとアプリケーションへのPU203とAPUによるアクセス制御を行 う。PE201は好適には8個のAPUを含むことが望ましいとはいえ、必要とする処理 パワーに応じて、PE内でこの数より多少上下する個数のAPUを用いてもよい。PUっ 03とAPUの一部あるいは全ては、同じハードウエア構造、及び/又は機能を有するこ とが可能である。個々のプロセッサは必要に応じて、ソフトウエアによって制御を行う、 又は制御されるプロセッサとして構成されうる。例えば図3では、PE201は同じアー キテクチャを持つ9個のプロセッサを含むことができる。9個のプロセッサのうちの1つ のプロセッサは、制御を行うプロセッサ (例: PU203) と呼ばれ、残りのプロセッサ は制御されるプロセッサと呼ばれる (APU207、209、211、213、215、 217、219、212など)。また、PE201のようないくつかのPEを結合(まと めてパッケージ化)して処理パワーの改善を図ることができる。 [0024]

例えば、図 3 に示すように、一つ以上のチップ・パッケージなどの中に 4 つの P E をパ ッケージ化してネットワーク104のメンバー用の単一プロセッサを形成してもよい。こ の構成は広帯域エンジン(BE)と呼ばれる。図3に示すように、BE301には4つの PE (PE303、PE305、PE307、及びPE309) が含まれる。これちのP E 間の通信は、BEバス311を介して行われる。広帯域メモリ接続部313によって共 用 D R A M 3 1 5 とこれらの P E 間の通信が行われる。 B E バス 3 1 1 の 代わりに、 B E 301のPE間の通信は、DRAM315とこのメモリ接続部を介して行うことができる

# [0025]

入力/出力(1/0)インターフェース317と外部バス319とは、広帯域エンジン 301とネットワーク104の他のメンバー間で通信を行う。BE301の各PEは、P EのAPUによって行われるアプリケーションとデータの並列的かつ独立した処理と同様 の並列的かつ独立した方法で、データとアプリケーションの処理を実行する。 [0026]

図 4 に A P U の構造を例示する。 A P U 4 0 2 にはローカル・メモリ 4 0 6 、レジスタ 4 1 0、4 つの浮動小数点ユニット 4 1 2、及び 4 つの整数 演算ユニット 4 1 4 が合まれる。しかし、こででもまた必要とする処理パワーに応じて、4 側より多少上下する個数の浮動小数点演算ユニット 4 1 2 と整数演算ユニット 4 1 4 を用いてもよい。1 つの好ましい実施形態では、ローカル・メモリ 4 0 6 には 1 2 8 キロパイトの記憶容量が含まれ、レジスタ 4 1 0 の容量は 1 2 8 × 1 2 8 ピットである。汚動小数点ユニット 4 1 2 は、毎秒3 2 0 億四の演算速度(3 2 G L P O S)で好適に作動し、終数ユニット 4 1 4 は 6 秒 3 2 0 億回の演算速度(3 2 G O P )で好適に作動する。

ローカル・メモリ402はキャッシュ・メモリではない。ローカル・メモリ402は好適にはSRAMとして構成されることが望ましい。APUに対するキャッシュ・コヒーレンシー、つまりキャッシュの整合性のサポートは不要である。PUは当該PUで開始されるダイレクト・メモリ・アクセス(DMA)をサポートするために、キャッシュの整合性が要求される場合もある。しかし、APU又は外部デバイスからの、及び外部デバイスへのアクセスに対するキャッシュの整合性は不要である。

100301

この標準化されたモジュラー構造を用いて、多数の他のプロセッサが、容易にかつ効率 的に構成されうる。例えば、図6に示すプロセッサは、2つのチップ・パッケージ(BE を備えるチップ・パッケージ602と、4つのVSを含むチップ・パッケージ604)を 有する。入出力部 (1/0)606によって、チップ・パッケージ602のBEとネット ワーク104との間にインターフェースが設けられる。パス608はチップ・パッケージ 602とチップ・パッケージ604との間で通信を行う。入出力プロセッサ(10P) 10によってデータ・フローが制御され、1/0606への、または1/0606からの

30

入出力が行われる。I / O 6 0 6 は特定用途向集積回路(A S I C: application specific integrated circuit)として製造が可能である。V S からの出力はビデオ信号 6 1 2 である。

[0031]

図7に、ネットワーク104のその他のメンバーへ超高速通信を行う2つの光インターフェース704と706とを備えたBE702用のチップ・パッケージ (またはローカル に接続された、その他のチップ・パッケージ)を例示する。BE702はネットワーク104のサーバーなどとして機能することができる。

[0032]

図8のチップ・パッケージは2つのPE802と804、及び2つのVS806と808を有する。1/0810はチップ・パッケージとネットワーク104との間にインターフェースを与える。チップ・パッケージからの出力はビデオ信号1である。この構成は画像処理用ワークステーションなどとして機能することができる。

[0033]

図9に更に別の構成を例示する。この構成は、図8に例示されている構成の処理パワー の1/2を含む。2つのPEの代わりに、1つのPE902が設けられ、2つのVSの代 わりに1つのVS904が設けられる。1/0906は図8に例示されている1/0の帯 域幅の1/2の帯域観を有する。しかしこのようなプロセッサは、両像処理用ワークステ ーションとしても機能することができる。

[0034]

最後の構成を図10に示す。このプロセッサは単一のVS1002とI/O1004だけから構成される。この構成はPDAなどとして機能することができる。

図11 A にネットワーク10 4 のプロセッサのチップ・パッケージの中への光インはテンススを結合を例示する図を示す。これちの光インターフェースによって、光保 号に変換され、電気信号に変換され、電火を見られている。また、これちの光インターフェースとの光インターフェースとのが表がまた。これらの光インターフェースといる。また、これらの光インターフェース1104と1106はBE1102のチェース1104と1106はBE1102のチェース1110、PE11112、PE11114、PE11116及近これらの光インターフェースとの間で通信を行う。光インターフェース1104には2つのボート(ボート1120)が含まれ、またま光イる。

ポート1118、1120、1122及び1124は光導波路1126、1128、11 30、1132とそれぞれ接続される。光信号は光インターフェース1104と1106 のポートを介して、これらの光導波路の中を通り、BE1102へ、及びBE1102か ら伝送される。 [0036]

このような光導被路と各BEの4つの光ポートとを用いて、様々な構成において複数のBEをまとめて接続してもよい。例えば図11日Bに示すように、このような光ポートを介して2つまたはそれ以上のBE(BE1152、BE1154、BE1156など)を直列に接続することができる。この例では、BE1152の光インターフェース1160の光ポートと接続される。同様に、BE1154の光インターフェース1162の光ポートは、BE1156の光インターフェース1162の光ポートは、BE1156の光インターフェース1162の光ポートと接続される。

[0037]

図11Cにマトリクス構成を例示する。この構成では、各BEの光インターフェースは 2つの他のBEと接続される。この図に示すように、BEI172の光インターフェース 1188の光ポートの中の1つが、BEI176の光インターフェース1182の光ポートと接続される。光インターフェース1188のも5一方の光ポートは、BEI1788の 光インターフェース 1 1 8 4 光ポートと接続される。同様に、B E 1 1 7 4 の光インターフェース 1 1 9 0 の 1 つの光ボートは、B E 1 1 7 8 の光インターフェース 1 1 8 4 のも う一方の光ポートと接続される。光インターフェース 1 1 9 0 のもう一方の光ポートは、B E 1 1 8 0 の光インターフェース 1 1 8 6 の光ポートと接続される。このマトリクス構成 他の B E に対しても同様に拡張することができる。
【0 0 3 8 日

シリアル構成かマトリクス構成のいずれかを用いて、任意の所望のサイズとパワーからなるネットワーク104用プロセッサ構成が可能になる。言うまでもなく、BEの光インターフェースに対して、あるいはBEよりPE数が上下するプロセッサに対して追加ボートを加えて他の構成を形成してもよい。 [0039]

BE1201にはスイッチ・ユニット1212も含まれる。スイッチ・ユニット1212により、BE1201に密接に接続されているBEの他のAPUの、DRAM1204ののアクセス可能となる。したがって、第2のBEを第1のBEと密接に接対することが可能となり、さらに、各BEの各APUは、APUが適常アクセス可能なメモリ・ロケーション数の2倍のアドレス指定を行うことが可能となる。スイッチ・ユニット1212のようなスイッチ・ユニットと介して、第1のBEのDRAMから第2のBEのDRAMへのデータの直接読み出し、または、第2のBEのDRAMから第1のBEのDRAMへのデータの直接読みと行うことが可能となる。

例えば、図12Bに示すように、このような書き込みを行うために、第1のBEのAPU(BE1222のAPU1220など)によって、第2のBEのDRAM(通常の場合のようなBE1222のBE1222のDRAM1224ではなく、BE1226のDRAM1228など)のメモリ・ロケーションへの書き込みコマンドが出される。BE1220DMAC1230は、クロスバ交換機1221を介してバンウ・コントロール1234はパンウ・コントロール1234と接続された外部ボート1232へコマンドを伝送する。BE1226のDMAC1238は書き込みコマンドを受け取り、このコマンドをBE1226のスイット・ユーット1240に報告を送り、フィンドロール1234に対しているようによりによる。BE1226のスイット・ユニット1240は書き込みコマンドを受け取り、のコマンドをBE1226のスイット・ユーット1240に報告する。BC1240に表する。BC1240に表する。BC1240に表する。スイッチ・ユニット1240は書き込みコマンドの中に合し、DRAMアドレスを濾別し、BE1226のパンク・コントロール1242を介して、DRAM7ドレスを濾別し、BE1226のパンク・コントロール1242を分としたがって、スイッチ・ユニット1240に対したのである。スイット1244で、DRAM7ドレス内に格的するデータを送る。したがって、スイッチ・ユニット1240に対し、DRAM7ドレスがに格的するデータを送る。したがって、スイッチ・ユニット1240に対し、DRAM7ドレスがに格的するデータを送る。したがって、スイッチ・ユニット1240に対し、DRAM7ドレス内に格的するデータを送る。したがって、スイッチ・ユニット1240に対し、DRAM7ドレス内に格的するデータを送る。

図 1 3 に D R A M の 6 4 側のパンク構成を図示する。これらのパンクは 8 つの行(1 3 0 2、1 3 0 4、1 3 0 6、1 3 0 8、1 3 1 0、1 3 1 2、1 3 1 4、1 3 1 6)と8 つの列(1 3 2 0、1 3 2 2、1 3 2 4、1 3 2 6、1 3 2 8、1 3 3 0、1 3 3 2、1 3 3 4)とで構成されている。各行はパンク・コントローラにより制御される。したがって、各パンク・コントローラは 8 メガバイトのメモリを制御する。

図14Aと14Bに最小のアドレス指定可能な格納単位 (1024ビットのプロックなど)でのDRAMの格納とアクセスを行うための異なる構成を例示する。図14Aでは、DMAC1402は単一のバンク1404の中に8つの1024ビット・プロック1406を格納する。一方で図14Bでは、DMAC1412によって、1024ビットを含プロックの読み出しと書き込みが行われるがる。したがつて、これらのプロックは2つのバンク(バンク1414とバンク1416)の間で分配される。したがつて、これらのプロックの合名には16個のデータ・プロックが含まれ、データの各プロックには512ビットが可能は16個のデータ・プロックが含まれ、データの各プロックには512ビットが可能は16個のデータ・プロックが含まれる。この分配によって、DRAMのアクセスをさらに高速なものに改善することが可能となり、公園のアグリケーションの例如に役から

[0044]

図 15 に P E 内の D M A C 1 5 0 4 の アーキテクチャを例示する。この 図に示されているように、 各 A P U が D M A C 1 5 0 6 の構造上の ノード 1 5 0 4 へ直接アクセスを行うように、 D M A C 1 5 0 6 を含む構造上のハードウエアは P B を通じて配設される。 各 子 ー ドは、 ノードが直接アクセスを行う対象の A P U によるメモリ・アクセスに適した論理 及連を実行する。

[0045]

図16にDMAC0他の実施形態、すなわち、非分散型アーキテクチャを例示する。この場合、DMAC1606の構造上のハードウエアは集中型である。APU1602とPU1604は、ローカルPEバス1607を介してDMAC1606を用いて通信を行う。DMAC1606は、ローカルPEバス1608と検続される。バス1608と核続される。バス1608はDRAM1610と核続されている。

[0046]

[0047]

これらの問題を解決するために、DRAMの各アドレス指定が可能なメモリ・ロケーションに対して、そのメモリ・ロケーションに格納されているデータに関連する状態情報を格納するために、DRAMの中でメモリの通加セグメントの割り無つかーションから動物を関いている。からないまないでは、フル・エンプティ(F/E)ピットと、メモリ・ロケーションからのよったが、カーリーのローカル・ストレージのアドレス(LSアドレス)とが含まれる。DRAMのアドレス構定可能なメモリ・ロケーションは任意のサイズとすることができる。ある好ましい実施形態では、このサイズは1024ピットである。

F / E ビットの1 への設定は、関連するメモリ・ロケーションに格納されているデータ が最新のものであることを示す。一方、F / E ビットの 0 への設定は、関連するメモリ・ ロケーションに格納されているデータが最新のものではないことを示す。このサットが 0 に設定されているときにAPUがデータを要求しても、APUによってそのデータの即時 読み出しは妨げられる。この場合、そのデータを要求しているAPUを識別するAPU IDと、データが最新のものになっているとき、そのデータを読み出す読み出し先となる このAPUローカル・ストレージ内のメモリ・ロケーションを識別するLSアドレスとが 、追加メモリ・セグメントの中へ入力される。

また追加メモリ・セグメントは、APUのローカル・ストレージ内の各メモリ・ロケーションに対して割り振られる。この追加メモリ・セグメントは "ビジー・ピット" と呼ばれる1ビットを格納する。ビジー・ピットはDRAMから検索される固有データの格納用として、関連する1.5メモリ・ロケーションの予約を行うために使用される。ローカル・ストレージの特定のメモリ・ロケーションに対してピジー・ピットが1に設定されている場と、これらの固有データの書き込み用としてのみ、APUはこのメモリ・ロケーションを使用することができる。一方、ローカル・ストレージの特定のメモリ・ロケーションに対して、ビジー・ピットが0に設定されている場合、APUは任意のデータの書き込み用にこのメモリ・ロケーションを使用することができる。

F / E ピット、A P U ID、L S アドレス、及びピジー・ピットが、P E の共用 D R A M からの、及び、P E の共用 D R A M へのデータの読み出しと書き込みを同別させるために使用される方法の例を、図 1 7 A から図 1 7 O に 例示する。

[0051]

[0 0 4 9 ]

図174に示すように、1つ以上のPE(PE1720など)がDRAM1702を使用する。PE1720にはAPU1722とAPU1740とが含まれる。APU1722とLAEU1740とが含まれる。APU1748には制御論理回路1742が含まれ、APU1740には倒動論理回路1742が含まれる。APU1722にはローカル・ストレージにより・ロケーション1728が含まれる。APU1740にはローカル・ストレージ1744が含まれ、このローカル・ストレージにも複数のアドレス可能なメモリ・ロケーション1746が含まれ。これらのアドレス可能なメモリ・ロケーション1746が含まれ。これらのアドレス可能なメモリ・ロケーションのすべては、好適にはサイズが1024ピットであることが望ましい

[0052]

メモリの追加セグメントは各1.5のアドレス可能なメモリ・ロケーションと関連付けられる。例えば、メモリ・セグメント1729と1734とはそれぞれ、ローカルなメモリ・ロケーション1731と1732とはローカル・メモリ・ロケーション1731と1750と関連付けられる。上述のような"ビジー・ビットル・メモリ・ロケーション1750と関連付けられる。上述のような"ビジー・ビット」はこれらの追加のメモリ・セグメントの各々の中に格納される。ローカル・メモリ・ロケーション1732とは、このメモリ・ロケーションがデータを含むことを示すいくつかのX印を用いて示されている。

[0053]

DRAM1702には、メモリ・ロケーション1706と1708とを含む、複数のアレス可能なメモリ・ロケーション1704を含まれる。またこれらのメモリ・ロケーション1704を含まれる。またこれらのメモリ・ロケーションは、好適にはサイズが1024ピットであることが選集しい。メモリの追加セグのメントはまた、これらのメモリ・ロケーションの各々とも関連付けられる。例えば、追加ルのメモリ・セグメント1708と関連付けられる。とのよび、追加ルのメモリ・セグメント1762とはメモリ・ロケーション1708と関連付けられる。各メモリ・ロケーション化格納的されるボータに関連の中には、上述のように、アビンドンの大きにリーロケーションに対している。といいには、スの状態情報は、メモリ・ロケーションにでいる。

[0054]

30

30

この状態情報とビシー・ビットとを用いて、PEのAPU、又は1グループのPE間で の、共用DRAMからの、および、同期した共用DRAMからの読み出しと、同期した共 用DRAMへのデータの書き込みを行うことができる。

## [0055]

図17Bに、APU1722のLSメモリ・ロケーション1732から、DRAM17 02のメモリ・ロケーション1708へのデータの問期書き込みの開始を例示する図を示 す。APU1722の制御論理回路1724によって、これらのデータの同期書き込みが 開始される。メモリ・ロケーション1708はエンプティであるため、F/Eビット17 12は0に設定される。その結果、メモリ・ロケーション1708の中へLSロケーショ ン1732内のデータを書き込むことが可能となる。このビットが1に設定され、メモリ ・ロケーション1708がフル状態であり、最新の有効データを含むことが示されている 場合、制御回路1724はエラー・メッセージを受け取ることになり、このメモリ・ロケ ーションへのデータの書き込みは禁止される. [0056]

メモリ・ロケーション1708への成功したデータの同期書き込みの結果を図17Cに 示す。この書き込まれたデータはメモリ・ロケーション1708に格納され、F/Eビッ ト1712は1に設定される。この設定により、メモリ・ロケーション1708がフル状 態であること、及び、このメモリ・ロケーションの中のデータが最新であり有効であるこ とが示される。

# [0057]

図17Dに、DRAM1702のメモリ・ロケーション1708から、ローカル・スト レージ1744のLSメモリ・ロケーション1750へのデータの同期読み出しの開始を 例示する図を示す。この読み出しを開始するために、LSメモリ・ロケーション1750 のメモリ・セグメント1752の中のビジー・ビットが1に設定されて、このデータに対 するメモリ・ロケーションが予約される。このビジー・ピットを1に設定することにより 、APU1740がこのメモリ・ロケーションにその他のデータを格納することはなくな っている。

## [0058]

図 1 7 E に示すように、制御論理回路 1 7 4 2 は次に、 D R A M 1 7 0 2 の メモリ・ロ ケーション1708に対し、同期読取りコマンドを出す。このメモリ・ロケーションに関 連するF/Eピット1712は1に設定されているので、メモリ・ロケーション1708 に格納されるデータは最新の有効データであると見なされる。その結果、メモリ・ロケー ション1708からLSメモリ・ロケーション1750へのデータ転送の準備の際に、F **/Eビット1712は0に設定される。この設定は図17Fに示されている。このビット** を0に設定することは、これらのデータの読み出しの後に、メモリ・ロケーション170 8のデータは無効になることを示す。

# [0059]

図17日に示すように、メモリ・ロケーション17日8内のデータは次に、メモリ・ロ ケーション1708からLSメモリ・ロケーション1750へ読み出される。図17Hは 最終状態を示す。メモリ・ロケーション1708のデータのコピーはLSメモリ・ロケー ションに格納される。F/Eビット1712は0に設定され、メモリ・ロケーション17 08のデータは無効であることが示される。この無効は APU 1740 によって行われた 上記データの変更の結果である。メモリ・セグメント1752のビジー・ビットも0に設 定される。この設定によって、APU1740がLSメモリ・ロケーション1750を任 意の目的に利用できること、すなわち、このLSメモリ・ロケーションがもはや固有デー タの受信を待機している予約状態ではないことが示される。したがって、LSメモリ・ロ ケーション1750は任意の目的のために、APU1740によるLSメモリ・ロケーシ ョン1750へのアクセスが可能になる。 [0060]

図17Iから17Oに、DRAM1702のメモリ・ロケーション用F/Eビットが0

に設定され、このメモリ・ロケーションのデータが最新のものでもなく有効なものでもないことが示されている場合の、DRAM1702 (メモリ・ロケーション1708など)のメモリ・ロケーションから、APUのローカル・ストレージ1744の1.5メモリ・ロケーション1752など)の1.5メモリ・ロケーション1752など)の1.5メモリ・ロケーション1752など)の1.5メモリ・ロケーション1752など)の1.5メモリ・ロケーション1752など)の1.5メモリ・ロケーション1752など)の1.5メモリ・ロケーション1752ののメモリ・セグメント1752内のビジー・ビットは1に設定され、このデータ転送用としてこの1.5メモリ・ロケーションが予約される。図171に示すように、制御輸理関格1742なアーションが1708に対し、同期競取りコマンドを出す。このメモリ・ロケーション1708に対し、同期競取りコマンドを出す。このメモリ・ロケーション1708に搭動されているデータは無効である。その和果、信号は制御輸出アーション1708に搭動されているデータは無効である。その和果、信号は制御輸出アーション1708に搭動されているデータの即時読み出しが限止される。

[0061]

図17 Kに示すように、APU ID1714とこの読取コマンド用のLSアドレス1716は次にメモリ・セグメントの中へ書き込まれる。この場合、APU1740用のAPUIDとLSメモリ・ロケーション1750用のLSメモリロケーションは、メモリ・セグメント1762の中へ告き込まれる。したがって、メモリ・ロケーション1708内のデータが最新のものになっているとき、このAPU IDとLSメモリ・ロケーションは、最新のデータを伝送する伝送先のメモリ・ロケーションを決定するために使用される。

[0062]

メモリ・ロケーション 1708 内のデータは、APUがこのメモリ・ロケーションの中、データを書き込むと、有効で最新のデータとなる。APU 1722 のメモリ・ロケーション 1732 などから、メモリ・ロケーション 1708 への、データの何料書き込みが図 171 に示されている。このメモリ・ロケーション用のF/E ピット 1712 が 0 に設定されているため、これらのデータのこの同期書き込みは許される。

図 1 7 Mに示すように、この書き込み後、メモリ・ロケーション 1 7 0 8 のデータは最新 1 7 Mに示すように、この書き込み後、メモリ・ロケー 7 6 2 から得られる 1 8 ので有効データとしまアドレス 1 7 1 6 2 から得られる 1 7 6 2 から得られる 1 8 ので有効データとしまアドレス 1 7 1 6 2 から呼から得られる 1 8 のでは 1 7 か 1 7 0 8 のでのでは 1 8 で 1 9 で 1

[0064]

図18は上述のオペレーションと、DRAMのメモリ・ロケーションの様々な状態とを 契約する図であり、この状態はF/Eピットの状態と、APU IDと、メモリ・ロケー ションに対応するメモリ・セグメントの中に格納されたLSアドレスとに基づく。このメ モリ・ロケーションは、3つの状態を持つことが可能である。これらの3つの状態として 、F/Eピットが0に設定され、APU IDまたはLSアドレスに対して情別まかは、 ないエンディ状態1880と、F/Eピットが1に設定され、APU IDまかはL Sアドレスに対して情報が提供されないフル状態1882と、F/Eピットが0に設定され、APU 1DとLSアドレスに対して情報が提供されるブロッキング状態1884とがある。

## [0065]

この図に示すように、エンプティ状態1880では、同期書き込みオペレーションが計され、フル状態1882への遷移という結果が得られる。しかし、メモリ・ロケーション がエンプティ状態であるときは、メモリ・ロケーション内のデータが最新のものではない ので、同期読み出しオペレーションに対しては、プロッキング状態へ遷移するという結果 となる。

# [0066]

フル状態1882では、同期読み出しオペレーションが許され、エンプティ状態188 0への遷移という結果が得られる。一方、有効データの上書きを避けるために、フル状態 1882の同期書き込みオペレーションは禁止される。このような書き込みオペレーション かこの状態で試みられる場合、状態の変化は生じず、エラー・メッセージがAPUの対 応する制能理回路へ伝送される。 「0067]

プロッキング状態1884では、メモリ・ロケーションの中へのデータの同期書き込みが許され、エンプティ状態1880への選移という結果が得られる。一方、プロッキング状態1884での同期読み出しオペレーションは禁止される。それは、スプロッキング状態を生じさせることとなった前回の開設み出しオペレーションとのコンフリクトを阻止するためである。同期読み出しオペレーションがプロッキング状態1884で試みに場合、状態変化は生じず、APUの対応する論理制御回路へエラー・メッセージが伝送される。

## [0068]

共用DRAMからのデータの同期読み出しと、共用DRAMへのデータの同期書き込み を行う上述の方式は、外部デバイスからのデータ読み出した。外部デバイスのデータ書き 込み用プロセッサとして通常専用の計算用リソースを省くためにも利用することができる , この入力/出力( I / O ) 機能は P U によって行うこともできる。 しかし、この 同期方 式の変更を利用して、適切なプログラムを実行するAPUがこの機能を実行してもよい。 例えば、この方式を利用して、外部デバイスによって開始されたI/Qインターフェース からのデータ伝送を求める割込み要求を受け取るPUは、このAPUにこの要求処理を委 任してもよい。次にAPUは、1/Oインターフェースに対して同期書き込みコマンドを 出す。今度はこのインターフェースによって、現在DRAMの中へデータを書き込むこと ができる旨の信号が外部デバイスへ送られる。次にAPUはDRAMへ同期読取りコマン ドを出し、DRAMの関連するメモリ空間をプロッキング状態に設定する。APIIはまた 、データを受け取る必要があるAPUのローカル・ストレージのメモリ・ロケーションに 対して、ビジー・ビットを1に設定する。プロッキング状態では、DRAMの関連するメ モリ空間と関連付けられた追加メモリ・セグメントの中に、APUのIDとAPUのロー カル・ストレージの関連するメモリ・ロケーションのアドレスが含まれる。次に外部デバ イスは同期書き込みコマンドを出し、DRAMの関連するメモリ空間へデータが直接書き 込まれる。このメモリ空間はブロッキング状態にあるので、データは、この空間の中から 、追加メモリ・セグメントの中で識別されたAPUのローカル・ストレージのメモリ・ロ ケーションの中へ直ちに読み出される。次いで、これらのメモリ・ロケーション用のビジ ー・ビットは0に設定される。外部デバイスがデータの書き込みを完了したとき、APU は伝送が完了した旨を示す信号をPUへ出す。

## [0069]

したがって、この方式を用いて、PUに対する最小の計算上の負荷で、外部デバイスからのデータ転送処理を行うことができる。しかし、この機能を任されたAPUはPUに対して割込み要求を出せることが望ましく、外部デバイスがDRAMに対して直接アクセスを行うことが望ましい。

## [0070]

各PEのDRAMには複数の"サンドボックス"が含まれる。サンドボックスによって 共用DRAM領域が両定され、この領域を超えて、特定れるトリンドボックスによって、イ ータの読み出しや書き込みを行うことはできない。 コのAPUが処理するデータに起因する、別のAPUによって処理されるデータの破損に 対するセキュリティが与えられる。またこれらのサンドボックスによって、ソフトウェ ・セルが全DRAMの中でデータの破損を生じる可能性はなく、ネットワーク104から 特定のサンドボックスの中へソフトウエア・セルのダウンロードを行うことが許される。 本発明では、サンドボックスはDRAMとDMACとからなるハードウエアの中に設けら れる。ソフトウエアの代わりに、このハードウエア内にこれらのサンドボックスを設ける ことにより、速度とセキュリティという利点が得られる。 【0071】

PEのPUはAPUへ割り当てられるサンドボックスの制御を行う。PUは通常、オペンーティング・システムのような信頼のおけるプログラだけしか作動させないので、こしたまって、セキュリティが危険にさらされることはない。Cの方式になって、アウストインの大きないのでは、PU用のはまって、セキュリティが危険にさらされることはない。Cの方式になって、PU用のよりはキー管理テーブルの構築と維持とを行う。図19になった一管理テーブルを例示する。の図に示すように、キー管理テーブル1906と、キー・マスク1908とがらまれる。このキー・マスクの用途について以下に説明する。キー管理テーブル1908とが高にはスタティック・ランダム・アクセス・メモリ(SRAM)のような比較的高速のメメモリに格納され、DMACと関連付けられる。キー管理・ブル1902へのエントリンは PUによって制御される。APUがDRAMの特定格納位置 (ストレージロケーシのナリンのデータの書き込みとあるいはDRAMの特定格納位置のドラ・アクセス・メモリのようと表示はアータの書き込みとあるいはDRAMの特定の格納位置からアータの赤とカリカトリンをファータの書き込みとあるいはDRAMの特定の格納位置からアクセス・キー管理テーブル1902内のそのAPUへ割り当てられたAPUキー1906の評価を行う。

## [0072]

図2 0 に示すように、D R A M 2 0 0 2 の各アドレス可能な格納位置2 0 0 6 に対して ヌ 申 用メモリ・セグメント 2 0 1 0 が割り当てれる。この格約位限用のメモリ・アクセス・キー 2 0 1 2 はこの事とサービッグメントの中に 格納される。上述のように、やはり各アドレス可能格納位配置 2 0 0 6 と関連付けられたさらなる追加事のチータを対したである。日 スモリ・セグメント 8 によって、俗称位置のデータを書き込みと、格納位置からのデータ読み出しを行うための関策報が格納される。

#### [0073]

## [0074]

図21 に他の実施形態を例示する。この実施形態では、P U はメモリ・アクセス管理テーブル2102 にはD R A M 内に プル2102 の維持も行う。メモリ・アクセス管理テーブル2102 にはD R A M 内に ある各サンドボックス用のエントリが含まれる。図 2 1 の特定の例では、D R A M には 6 4 個のサンドボックスが含まれる。メモリ・アクセス管理テーブル2102 内の各エントリには、サンドボックス用識別子(ID)2104と、ベース・メモリ・アドレス2106と、サンドボックス・サイズ2108と、メモリ・アクセス・キー2110とアクセ

ス・キー・マスク2112とが含まれる。ベース・メモリ・アドレス2106によって、 DRAMにアドレスが設けられこのアドレスによって特定のメモリ・サンドボックスの最 初の部分が示される。サンドボックス・サイズ2108によりサンドボックスのサイズが 与えられ、したがって、このサイズにより特定のサンドボックスのエンドボイントが与え られる。

[0075]

図22はキー管理テーブル1902とメモリ・アクセス管理テーブル2102とを用い てDMAコマンドを実行するためのステップを示すフローチャートである。ステップ22 O 2 では、APUによってサンドボックス内の特定1つあるいは複数のメモリ・ロケーシ ョンに対するアクセス用DMAコマンドがDMACへ出される。このコマンドにはアクセ ス要求を行う対象先である特定のサンドボックスの識別を行うサンドボックスID210 4 が含まれる。ステップ 2 2 0 4 で、 D M A C は A P U の I D 1 9 0 4 を利用して、キー 管理テーブル1902内の要求を行っているAPUのキー1906を調べる。ステップ2 206で、DMACはメモリ・アクセス管理テーブル2102で、サンドボックスと関連 付けられたメモリ・アクセス・キー2110を調べるコマンドで、サンドポックスID2 104を利用する。ステップ2208で、DMACは、要求を行っているAPUへ割り当 てられている APUキー1906と、サンドボックスと関連付けられたアクセス・キー 2 110と比較する。ステップ2110で、2つのキーが一致するかどうかの決定が行われ る。 2 つのキーが一致しない場合、処理はステップ 2 2 1 2 へ移行し、そこで DMAコマ ンドは先へ進まず、要求を行っているAPUとPUのいずれか、または双方へエラーメッ セージが送信される。一方、ステップ2210で、2つのキーの一致が得られた場合、処 理はステップ2214へと進み、そこでDMACはDMAコマンドを実行する。

[0076]

APU用キーとメモリ・アクセス・キー用のキー・マスクにより、このシステムに大き な柔軟性が与えられる。キー用のキー・マスクにより、マスクされたビットはワイルド・ カードに変換される。例えば、APUキー1906と関連付けられたキー・マスク190 8が、キー・マスク1908内のこれらのピットを1に設定することなどにより、その最 後の2ピットが"マスク"に設定されている場合、APUキーは1又は0のいずれかにな ることができ、そのままメモリ・アクセス・キーに一致することになる。例えば、 A P II キーは1010であるとする。通常、このAPUキーによって1010のアクセス・キー を持つサンドボックスへのアクセスだけが可能になる。しかし、このAPUキー用のAP Uキー・マスクが 0 0 0 1 に設定されている場合、この A P Uキーを用いて 1 n 1 n また は1011のいずれかのアクセス・キーを持つサンドボックスへのアクセスを行うことが 可能となる。同様に、1010または1011のいずれかのAPUキーを持つAPUによ って、0001に設定されたマスクを持つアクセス・キー1010のアクセスを行うこと が可能である。APUキー・マスクとメモリ・キーマスクの双方を同時に使用することが できるので、多数のバリエーションのサンドボックスに対するAPUによるアクセシビリ ティの設定が可能となる。

[0077]

本発明はまた、システム101のプロセッサ用の新しいプログラミング・モデルも提供 する、このプログラミング・モデルではソフトウエア・セル102が用いられる。ネット ワーク104上の任意のプロセッサへ処理用として、これらのセルの伝送を行うことが可 能である。また、この新しいプログラミング・モデルでは、システム101のユニークな モジュラー形アーキテクチャとシステム101のプロセッサとが利用される。 100781

ソフトウエア・セルはAPUのローカル・ストレージからAPUによって直接処理され る。APUはDRAM内のいずれのデータ又はプログラムに対しても直接働きかけること は行わない。DRAM内のデータとプログラムは、APUがこれらのデータとプログラム の処理を行う前に、APUのローカル・ストレージの中に読み込まれる。したがって、A P U のローカル・ストレージには、プログラム・カウンタと、スタックと、これらのプロ グラムを実行するための他のソフトウエア・エレメントとが含まれる。 P U は D M A C に 対して D M A コマンドを出すことにより A P U の制御を行う。 【 O O 7 9】

図23にソフトウエア・セル102の構造を傾示する。この関に示すように、ソフトウエア・セル2302などのソフトウエア・セルの中には、ルート選定情報セクション2304と本体部分230名とが含まれる。ルート選定情報セクション2304に含まれる。ルート選定情報セクション2304に合まれる。ルート選定情報セクション2304に合まれる。ルート選定情報セクション2304にはヘッダ2308、宛先1D2310、ソースID2312、及び応答1D2312、投行のようまれる。アヒアインターネット・プロトコルの下で、例えば、ネットワーク・アドレスがインターネット・プロトコルの下で、例えば、ネットワーク・アドレスはインターネット・プロトコルの「(1/P)である。更に、宛先1D2310には、処理のためにセルを伝送すべき伝送スのPE及びAPUの識別子が含まれる。ソースID2314にはネットワーク・アドレスは含まれ、このリースIDによってPEとAPUとが地震動し、必要な場合に、宛先PEとAPUとが地震動し、必要な場合に、宛先PEとAPUとがセルに関する迫加情報を得ることが可となる。応答1D2314にはネットワーク・アドレスが含まれ、この応答1D2314によって、セルに関するクエリとセルの処理結果とを送る送り先のPEとAPUとが識別される。

セルの本体部分2306にはネットワークのプロトコルとは無関係の情報が含まれる。 図23の分解部分は、セルの本体部分2306の細部を示す。セルの本体部分2306の ペッダ2320によってセル本体部分の開始部が識別される。セル・インターフェース2 322にはセルの利用に必要な情報が含まれる。この情報にはグローバルな一覧的ID2 324と要求されるAPU2326と、サンドボックス・サイズ2328と、前回のセル のID2330が含まれる。

グローパルな一意的ID2324はネットワーク104全体を通じてソフトウエア・セル2302を一意的に識別する。グローパルな一意的ID2324はソースID2312(ソースID2312) (ソースID23122) (ソースID23122) (ソースID23122) (ソースID23122) (ソースID23122) (ソースID23122) (ア・セル2302の作成 区域に送の時刻と日付に 基づき作成される。必要な APU 2326 によって セルの実の実行に必要な DRAMと関連する必要な APU 内に スピリカー スピース といった メモリサー スピース といった スピース に まった スピース に まった スピース に まった スピース に まった スピース に スピース に

来行セクション 2332 にはセルのコア情報が含まれる。この情報には、DMAコマンド・リスト 2336 には、APU プログラム 2336 に、データ 2338 とが含まれる。プログラム 2336 には、APU プログラム 2360 や 2338 を次の、APU によって実行されるプログラム ("アプレット"と呼ばれる)が含まれ、データ 2338 にはこれらのプログラムを用いて処理されるデータが含まれる。DMAコマンド・リスト 2334 には、プログラム の BM の 2335 には DMAコマンドからまれる。PU は DMA Cへこれらの DMAコマンド たは、DMAコマンド 2355 、2358 が含まれる。PU は DMA Cへこれらの DMA コマンド を出す。

DMAコマンド2340にはVID2342が含まれる。VID2342は、DMAコマンドが出されたときに、物理IDに対して対応付けられるAPUのバーチャルIDである。DMAコマンド2340には、ロード・コマンド2344とアドレス2346によっれる。ロード・コマンド2344はAPUにDRAMから特定の情報を読み出して、ローカル・ストレージの中へ入れるように命令する。アドレス2346によって、この特定情報と含むDRAM内のバーチャル・アドレスが与えられる。この特定情報は、プログラム・セクション2338からのプログラム、ア・セクション2338からのプログラム。

はその他のデータなどであってよい。最終的に、DMAコマンド2340にはローカル・ストレージのアドレス2348が含まれる。このアドレスにより、情報をロードできそうなローカル・ストレージのアドレスが識別される。DMAコマンド2350には何様の情報が含まれる。その他のコマンドも使用可能である。

## [0084]

DMAコマンド・リスト 2 3 3 4 には、一連のキック・コマンド (キック・コマンド 2 3 5 5 や 2 3 5 8 など) も含まれる。キック・コマンドとは、P Uによって A P Uへ出される、セルの処理を開始するコマンドである。D M A キック・マンド 2 3 5 5 にはパーゲャル・A P U 1 D 2 3 5 2 2 と、キック・コマンド 2 3 5 6 とが含まれる。パーチャル A P U 1 D 2 3 5 2 2 はキック・オージャング 2 3 5 6 とが含まれる。パーチャル A P U 1 D 2 3 5 2 2 はキックすべき対象 A P U を 別 U、キック・コマンド 2 3 5 6 はプログラム・カウンタのためのアドレスを与える。D M A キック・コマンド 2 3 5 8 は同じ A P U ス は別の A P U に対して同様の情報を与える M A キック・コマンド 2 3 5 8 は同じ A P U ス は別の A P U に対して同様の情報を与える

## [0085]

上述のように、PUは独立したプロセッサとしてAPUを扱い、コプロセッサとして扱うものではない。したがって、APUによる処理を制御するために、PUは遠隔手順呼出しに類似したコマンドを使用する。これらのコマンドは "APU遠隔手順呼出し(ARPC)"と呼ばれる。PUは一連のDMAコマンドをDMACへ出すことにより、ARPCを実行する。DMACはAPUプログラムとそれに関連するスタック・フレームとをAPUのローカル・ストレージへロードする。次いでPUはAPUへ最初のキックを出し、APUプログラムを実行する。

## [0086]

図2 4 にアプレットを実行するためのARPCのステップを例示する。指定のAPUによるアプレットの処理の間始時にPUが実行するこれらのステップが、図2 4 の第 1 の部分 2 4 0 4 に示されている。

## [0087]

ステップ2410で、PUはアプレットを評価し、次にアプレットの処理用APUを指 定する。ステップ2412で、PUは、必要な単複のサンドボックス用のメモリ・アクセ ス・キーの設定を行うDMAコマンドをDMACへ出すことにより、アプレットの実行用 スペースをDRAM内に割り振る。ステップ2414で、PUは指定APUへの割込み要 求による、アプレットの完了信号の伝送を可能にする。ステップ2418で、PUはDR A M から A P U のローカル・ストレージへアプレットをロードする D M A コマンドを D M A C へ出す。ステップ2420で、DMAコマンドが実行され、DRAMからAPUのロ ーカル・ストレージへアプレットが読み出される。ステップ2422で、PUは、アプレ ットと関連付けられたスタック・フレームをDRAMからAPUのローカル・ストレージ ヘロードする D M A コマンドを D M A C へ出す。ステップ 2 4 2 3 で、 D M A コマンドが 実行され、スタック・フレームがDRAMからAPUのローカル・ストレージへ読み出さ れる。ステップ2424で、PUは、DMACがAPUへキーを割り当てて、ステップ2 4 1 2 で指定された、一又は複数のハードウエア・サンドボックスからのデータ読み出し と、その一又は複数のハードウエア・サンドボックスへのデータ書き込みを行うことをA PUに許可するDMAコマンドを出す。ステップ2426で、DMACはAPUへ割り当 てられたキーを用いて、キー管理テーブル (KTAB) の更新を行う。ステップ2428 で、PUは、プログラムの処理を開始するDMAコマンド"キック"をAPUに出す。特 定のアプレットに応じて、特定のARPCの実行時に、PUによって他のDMAコマンド を出してもよい。

## [0088]

上述のように、図24の第2の部分2404はアプレットの実行時にAPUにより行われるステップを例示するものである。ステップ2430で、APUは、ステップ2428で出されるキック・コマンドに応じてアプレットの実行を開始する。ステップ2432で

、アプレットの指示で、APUはアプレットの関連スタック・フレームの評価を行う。ステップ 2 4 3 4  $\pi$ 、APUは DMA C  $\alpha$  被の DMA コマンドを出し、スタック・フレームが必要に応じて DRA Mから APUのローカル・ストレージへ指定するデータは DRA Mから APUのローカル・ストレージへ 読み出される。ステップ 2 4 3 6  $\pi$ 、 $\pi$  APUは DMA C APU は PMA C APU は DMA C APU は DMA C APU は DMA C APU は PMA C APU は DMA C APU は PMA C APU K APU C APU K M C APU K APU C APU K M C APU K APU C APU

しかし、このような処理を効率的に実行するためには、パイプラインの専用APUとメモリ・サンドボックスとが、データ・ストリームを含むアプレットの処理が行われない時間中もパイプライン専用のままであることが望ましい。 言い教えれば、専用APUとその関連付けられたサンドボックスが、これらの時間中、予約状態のままに置かれることが望ましい。 アプレットの処理の完了時における、APUとその関連付けられた一又は複数のメモリ・サンドボックスを予約、すなわちリザーブ状態としておくことは、 "常駐終了"と呼ばれる。常駐終了はPUからの命令に応じて行われる。

図 2 6 A に専用パイプラインを設定するためのステップを例示する。ステップ 2 6 1 1 0 で、P U 2 5 0 4 はネットワーク・アプレットを処理するように A P U 2 5 0 8 を割り当てる。ネットワーク・プロトントはネットワーク・プロトコルの処理用プログラムを有する。この場合、このプロトコルは、伝送制御プロトコル/インターネット用プロトコル (T C P / 1 P ) である。このプロトコルに従う T C P / 1 P データ・パケットは、ネットワーク 1 0 4 を介して伝送される。受信時に、A P U 2 5 08 はこ

50

れらのパケットを処理し、パケット内のデータを組み立て、ソフトウエア・セル102の 中へ入れる。ステップ2612で、PU2504は、ネットワーク・アプレットの処理の 完了時に常駐終了を実行するように APU2508に指示する。ステップ2614で、P U 2 5 0 4 は、A P U 2 5 1 0 及び 2 5 1 2 が M P E G アプレットの処理を行うように割 り当てる。ステップ2615で、PU2504はMPEGアプレットの処理の完了時に常 駐終了を実行するようにAPU2510と2512に指示する。ステップ2616で、P U 2 5 0 4 は、A P U 2 5 0 8 と A P U 2 5 1 0 によるアクセス用ソース・サンドボック スとしてサンドボックス2520を指定する。ステップ2618で、PU2504はAP U2510によるアクセス用宛先サンドボックスとしてサンドボックス2522を指定す る。ステップ 2 6 2 0 で、 P U 2 5 0 4 は、 A P U 2 5 0 8 と A P U 2 5 1 2 によるアク セス用ソース・サンドボックスとしてサンドボックス2524を指定する。ステップ26 22で、PU2504は、APU2512によるアクセス用宛先サンドボックスとしてサ ンドボックス 2 5 2 6 を指定する。ステップ 2 6 2 4 で、APU 2 5 1 0 と APU 2 5 1 2とは、それぞれ、ソース・サンドボックス2520とソース・サンドボックス2524 の範囲内のメモリ・ブロックへ周期読取りコマンドを送り、これらのメモリ・ブロックを ブロッキング状態に設定する。最後に、処理はステップ2628へ移り、そこで専用のバ イプラインの設定が完了し、パイプライン専用のリソースが予約される。このようにして 、APU2508、2510、2512及びそれらと関連するサンドボックス2520、 2522、2524、及び2526は予約状態に入る。

# [0093]

## [0094]

一方、ソフトウエア・セルがMPEGデータを含む場合は、ステップ2638で、AP U2508はそのセルの前のセルID2330(図23)をチェックし、そのセルが属す るMPEGデータ・ストリームを識別する。ステップ2640で、APU2508はセル 処理用の専用パイプラインのAPUを選択する。この場合、APU2508はこれらのデ ータを処理するAPU2510を選択する。この選択は前回のセルID2330とロード ・バランシング・ファクタ(負荷平衡係数)とに基づく。例えば、そのソフトウエア・セ ルが属するMPEGデータ・ストリームの前回のソフトウエア・セルが処理用としてAP U2510へ送られたことが前回のセルID2330によって示されている場合、現在の ソフトウエア・セルも通常の処理用としてAPU2510へ送られる。ステップ2642 で、APU2508は、サンドボックス2520へMPEGデータを書き込む、同期書き 込みコマンドを出す。このサンドボックスはあらかじめプロッキング状態に設定されてい るので、ステップ 2 6 4 4 で、M P E G データはサンドボックス 2 5 2 0 から A P U 2 5 10のローカル・ストレージへ自動的に読み出される。ステップ2646で、APU25 10はそのローカル・ストレージでMPEGデータを処理してビデオ・データを生成する 。ステップ 2 6 4 8 で、A P U 2 5 1 0 はサンドボックス 2 5 2 2 ヘビデオ・データを書 き込む。ステップ2650で、APU2510は同期読み出しコマンドをサンドボックス 2520へ出し、このサンドボックスに追加MPEGデータ受信の準備をする。ステップ 2652で、APU 2510は常駐完了処理を行う。この処理により、このAPU は予約 状態に入り、この予約状態の間、APUはMPEGデータ・ストリームの中で追加MPEGデータの処理を行うべく待機する。

[0095]

他のタイプのデータ処理用として、1 グループの A P U 及びそれらと関連するサンドボックス間でその他の専用構造の設定が可能である。例えば、図 2 7 1 に示すように、A P U の専用グループ (A P U 2 7 0 2、2 7 0 8、2 7 1 4 など)を設定し、3 次元オプジュクトに対して幾何学変験を実行して 2 次元ディスプレイ・リストの生成を行うことが可能となる。これらの2 次元ディスプレイ・リストを他のA P U によって更に処理 (レンダーし)、画素データの生成を行うようにすることが可能である。この処理を実行するために、3 次元オブジェクトと、これらのオブジェクト処理から結果として生じるディスプレイ・リストの格制用として、サンドボックスが、A P U 2 7 0 8、2 7 0 8、2 7 1 4 1 4 1 4 1 4 1 5 1 7 1 8 1 7 1 8 1 8 1 8 1 9 1

[0096]

【0097】
システム101のプロセッサは絶対タイマーも使用する。この絶対タイマーはAPUと

システム101のプロセッサは絶対タイマーも使用する。この絶対タイマーはAPUと PEの他のエレメントへクロック信号を出力する。このクロック信号はこれらのエレメン トを駆動するクロック信号に依存せず、かつ、このクロック信号より高速である。この絶 対タイマーの利用が図28に例示されている。

[0098]

[0099]

タイム・パジェット2804が満了するまで、他のAPU又はPEの他のエレメントが タスク処理の結果を予想することはしない。したがって、APUの実際の処理速度にかか わらず、絶対タイマーによって決定されるタイム・パジェットを用いて、APUの処理結 果が常時調整される。

[0100]

将来、APUによる処理速度は更に高速になる。しかし、絶対タイマーによって設定されるタイム・パジェットは同じままである。例えば、図28に示すように、将来のAPUは更に短時間でタスクを実行することになり、したがって、スタンパイ時間は更に長くなるであろう。したがって、ビジー時間2808はビジー時間280°2よりも短くなり、スタンパイ時間281°0 はスタンパイ時間280°6よりも長くなる。しかし、絶対タイマーとよって設定された同じタイム・パジェットに基づいて処理を行うようにプログラが書

かれているので、APU間の処理結果の調整が維持される。その結果、更に高速のAPUが、その処理の結果が予測される時点でコンフリクトを生じることなく、低速のAPU用として書かれたプログラムの処理を行うことが可能となる。 【0101】

動作速度の向上や動作速度が異なることに起因する A P U の並列処理の調整問題に対しては、 A P U 間での調整を決定する絶対タイマーに代えて、 P U または 1 以上の指定 A P U において、 A P U が実行している特定の命令(マイクロコード)の分析をアプレットの処理時に行うようにすることもできる。 "オペレーションなし" ("NOOP") 命令を命令の中へ挿入し、 A P U のいくつかによってこの命令を実行してアレットによって予測される A P U による処理を 1 ステップずつ適切に行うことが可能となる。 6 今の中へこれ5の NOOP を挿入することにより、全ての命令の A P U による実行を行うための正しいタイミングの維持が可能となる。 [0 1 0 2 ]

上述のように、各処理エレメント(PE)には少なくとも1つの処理理ユニット(PU)、1つ以上の複数の付加処理デバイス(APU)がかる含まれ、PUの調整及び制制のこの以上のアリケーションによりデータの並列処所がAPUにより下のことにはアリケーションによりデータの並列処所がAPUにより下のでいまた。これに関連をやりとりして、またの側では、MMののはデータレベル同制(DLS)機能のように、この利用されるとの場がが外のでは、JVのでは

[0103]

図29において、構成2900にはPE2900と、DRAM(又は共用メモリ)29 10と、インターフェースデバイス (インターフェース) 2915と、外部デバイス29 20とが含まれる。 PE2990は1つ以上の処理エレメントを示し、さらにPE290 0には、少なくとも1つのPU2905と、1つ以上のAPII (APII2901. 290 2、2903により示す)とが含まれる。PE2990はバス2906を介して共用メモ リと結合されており、またPE2990は前述のDLS機構とメモリ保護機構を用いて、 DRAM2910へのデータの書き込みと、DRAM2910からのデータの読み出しを 行う。本発明の概念によると、現在のところ、このDLS機構は外部デバイスと用いるよ うに拡張されている。そのために、また図29からわかるように、PE2990はパス2 907を介してインターフェース2915と結合されており、一方でDRAM2910は パス2908を介してインターフェース2915と結合されている。またインターフェー ス2915は、パス2916を介して、図中で外部デバイス2920として示される1つ 以上の外部デバイスと結合されている。外部デバイス2920は、ハードディスク又は光 ディスクなどのメモリ、I/Oプロセッサ又は画像処理用プロセッサなどのプロセッサ、 トランシーバ(ネットワークトランシーバなど)等を含む複数のデバイスのうちの任意の 1つとすることができるが、外部デバイスはこれらに限定されるものではない。パス29 16は外部デバイス2920をインターフェース2915と結合するための、1つ以上の 通信パスを示し、それらは例えば、パケットネットワーク接続窓、交換式ネットワーク接 続部、シリアルバス、並列バス、などである。以下に更に説明しているように、バス29 08はインターフェース2915を介して、DRAM2910へのアクセスを直接行う。 [0104]

図30を参照すると、まず本発明の概念が、外部メモリ3020に関連して外部デバイスとして例示されている。特に、各APUはバス2907を介して、インターフェース2915から915へ要求を送り、及び/又は、バス2907を介してインターフェース2915から

の応答を受け取る、1つ以上のチャネルと関連付けられている。これについては図30に 例示されており、APU2901に対し、チャネル0(要求)(2930)とチャネル1 (応答) (2935) により関連付けられている。説明のため、エレメント2930と2 935の双方とも、1つ以上のFIFO (first-in-first out) パッファである。簡素化 のため、他のAPUにおける、順次転送される要求及び応答の他のチャネルは、図30の 破線矢印で示す。ここでは、エレメント2930と2935にはコマンドと状態情報だけ が格納されるとする。要求チャネルと応答チャネルはバス2907を介して伝送コントロ ーラ(transfer controller) 29 4 5 を用いてコマンドと状態情報を交換する。説明のた め、伝送コントローラ2945はAPUからの要求の処理を行う外部DMACである。図 30からわかるように、インターフェース2915には保護テーブル2940が含まれる 。これは、PU2905の内部DMAC(図示せず)において図19と関連して上述した キー管理テーブル1902に追加するものである。外部保護テーブル(保護テーブル) 940など)の利用により、外部メモリ3020から、DRAM2910の1つ以上のサ ンドボックスへの直接的データ・ストリーミングが改善される。説明のため、保護テープ ル2940の値は、上述の方法と同様の方法でPUにより割り当てられる。保護テーブル 2940を利用して、伝送コントローラ2945は、DRAM2910の1つ、又は複数 のサンドボックスと外部メモリ3020との間で、いずれかの方向にデータ通信を行うた めに、伝送パス2950を制御する。外部保護テーブルは必要とされない点に留意された い。しかし、外部保護テーブルがない場合、好適にはPUから、例えば、PHと関連付け られて同様に設けられた要求/応答チャネルから、適切な許可が送られるのが望ましい。 上述のように、PUは "信頼できるプログラム(trusted program)" を実行するため、関 連の読み出し/書き込み許可の割り当てがなされるべきである。更に、保護テーブル29 40が拡張され、外部デバイスへのアクセス、又はその1部へのアクセスを制御すること もできる。これについては外部メモリ3020の特定のメモリ・アドレス領域により示さ れる。 [0105]

引き続き図30を参照し、また図31と32を特に参照すると、外部メモリ3020か 5 A P U 2 9 0 1 のローカル・メモリ (図示せず) へのデータ伝送に利用する D L S 法が 例示されている。この方法は図24について上述した方法の変形であるので、全てのステ ップを以下に繰り返さず、また図31には全てのステップを示していない。この例では、 APU2901によってアブレット (前述の、ソフトウエアの種類)が実行されると仮定 する。このAPUは外部メモリ3020に現在格納されているデータ上で動作する必要が あるものである。まず図31のステップ3105を見ると、PU2905はAPU290 1によって用いられるDRAM2910のメモリの割り当てを行う。更にステップ311 0で、PU2905はバス2907を介して、割り当てられたメモリに対する適切なキー 保護値をインターフェース2915の伝送コントローラ2945へ与え、DRAM291 0のメモリへのアクセス制御を行う保護テーブル2940で用いる。PUはAPU290 1 によってアクセス制御が行われるように、そのキー管理テーブルの更新を行うことに加 え、PUは上記処理を、図19に関連して上述した方法で行う。ステップ3115で、P U2905はAPU2901によりアプレットの実行を開始する。このアプレットは現在 のところ外部メモリ3020に格納されているデータへのアクセスを要求する。APU2 901を参照すると、ステップ3130で、このAPUにより、チャネル0を介してイン ターフェース2915へ要求が送られ、外部メモリ3020などの外部デバイスから、D RAM2910へのデータ伝送が行われる。この要求は、DRAM2910への問期書き 込みオペレーションに対するものであり、またこの要求は前述のDMAコマンドと形式が 類似している。説明のため、この要求には、例えば外部デパイス(ここでは、外部メモリ 3020) や、利用される外部デバイスの一部(ここでは、外部メモリ3020のデータ 位置)の識別子、伝送量、DRAM2910の対応アドレス、及び、オペレーションの種 類が、読み出しオペレーションか書き込みオペレーションか(ここでは、DRAM291 0への同期書き込みオペレーション)、が挙げられる。デバイスや利用されるデバイスの 一部などの外部デバイス情報やサイズ情報は、例えばアプレット関連情報として与えられる。また、他の種類の外部デバイス・パラメータには、デパイス番号やボート番号、仮想 チャネル満別子などが挙げられるが、これらに限定されるものでないことに留意されたい

## [0106]

図32、及び引き続き図30を参照すると、インターフェース2915の伝送コントローラ2915により、ステップ3205において、APU2901かちの伝送要求が受け なられる。ステップ3210で、伝送コントローラ2945により保護テーブル2940に格納された傾のチェックが行われ、DRAM29110で要求されたメモリの値域がおコントローラ2945により、チャネル1を介した伝送が担否される。しかし、メモリの値域がカントローラ2945により、チャネル1を介した伝送が担否される。しかし、メモリの値域がオコントローラ2945により、チャネル1を介した伝送が担否される。しかし、メモリの値域がす効である場合、ステップ3225で、伝送コントローラにより伝送が開始される。に対すするまで伝送パス2950を介して、DMA様式で一夕伝送が開始される。にデップ3235で、応答チャネル1を介して伝送完了メッセージを送る。外部デバイス情報も保護テフル2940に格納される場合は、ステップ3215などで、APU2901か伝送を進める前に、その外部デバイスが利用許可を有しているかどうかのチェックも行う。と (0.107)

本発明によれば、外部メモリ3020からAPU2901へのデータ伝送は、図18に 関連して上述しているように、DLSを用いて行われる。これに関連して、図33にはD LSの用途が例示されており、図33ではデータ・フロー(破線矢印により示す)が示さ れている。同期書き込みオペレーションはインターフェース2915を通じてDRAM2 910へ行われ、一方で同期読み出しオペレーションは APU 2901を通じて行われ、 ローカル・メモリ2981への格納用に、DRAM2910からデータの読み出しが行わ れる。図17Bから17Dに関連して上述しているように、DRAM2910による側々 の同期書き込みオペレーションと同期読み出しオペレーション処理とが、共用メモリのエ ンプティ状態、ブロッキング状態、及び、フル状態によって制御される(例えば、関連す る状態情報のLSアドレスフィールド、APU ID、及びF/Eピット値、により示す )。したがって、例えば、最初にPUがAPUによって用いられるDRAMへのデータ伝 送を行うといったことを必要とせずに、外部デバイスからAPUのローカル・メモリへ、 効率的に、つまり低オーバーヘッドでデータの伝送を行うことが可能である。換言すれば PUで実行されるべきI/O処理が、安全かつ同期して、APUにより実行されるアー キテクチャレベルにまで、その実行レベルが引き下げられている。これにより、複数のス トリーミングアプリケーションにおいて、APUが、外部メモリの複数のパッファからの データを素早く読出し、動作することが可能となる。 [0108]

同期競渉出しオペレーション、つまり、DRAM2910から外部デバイス(外部メーリ3020など)への伝送、も上述と同様の方法於で可能であることに留意されたい。これの伝送、も上述と同様の方法於で可能であることに留意されたいり、また引き続き図31、32のプローチャートを参にも実行を開始する。そのアプレットは、外部メモリ3020に格納するためにデータの伝送を必要とする。そのため、同期設み出しオペレーションに対するか、ディルのを介してAPUによってインターフェース2915へ送られる(つまり、DRAM291 から外部デバイス(外部メモリ3020)へのデータ伝送)。この要求は前述の別MAでリ3020)や、利用される外部デバイスの一部(ここでは、外部メモリ3020)ののデータ位置)の減別子、伝送量、DRAM291

30

これに関連して、DLSの利用により、インターフェース2915が同期方式でDRA M2910からのデータの読み出すのを可能にし、一方で、APU2901はDRAM2 9 1 0 への書き込みを行う。これについては図3 4 に示されており、 A P U 2 9 0 1 のロ ーカル・メモリ2981から外部デバイスへのデータ・フロー (破線矢印により示す)が 図34に示されている。これに関連して、インターフェース2915がデータの読み出し を試みたかどうかに関わらず、DLSの様々な状態がF/Eビット値により示されている 。このため、DRAM2915の関連メモリ・ロケーションに対する上述の状態情報が、 図35に示すように変更される。この状態情報には、上述のようにF/Eピット3501 と、デバイスID3502と、データが伝送される伝送先であるアドレス3503とが含 まれる。デバイスID3502により、APUなどのデバイスのタイプが識別され、又は インターフェースなどの別のデバイスが識別される。これに関連して、インターフェース 2915にはすでに保護テーブルを持つDMAタイプのコントローラが含まれているので 、アドレス・フィールドは要求され得ない点に留意すべきである。つまり、DRAM29 10は、同期読み出しオペレーションが許可された場合に、インターフェース2915 ( デバイス I D 3 5 0 2 により識別される) へ単に通知を出すだけである。 [0110]

上述のように、図30により示されている構成は単に例示的なものであり、その他のタイプの外部デバイスへ高致に拡張することができる。例えば、図36を検討す。そのよびの外部デバイスへ高いなる。このため同じ参照符号は同様の要素を表しておりまったのような要素についてはここではさらに説明しない。図36では、外部デバイスは物理ショバス(physical receiver: PHY)3620によってきれる。物理レシーバス3621を介して、イーサネットなどのネットワーク(図示せず)からパケット通しパス3621を介して、イーサネットなどのネットワーク(図示せず)からパケット通しな交景(の大型・ディングを行い、パケットのストストリーの大型・アプレットは受信したパケットカーとを与える。この例では、APUによって実行されたアプレットは受信したパケットリーリーとなり、APUとカームのリンク層処理を示す。ついまでは、APUとカームのリンク層処理を示す。ついまでは、アプレートのリンク層処理がある。

引き続き図36を参照し、また特に図37を参照すると、例示的なハンドシェーキング ・シーケンスが示されており、外部デバイスを用いたデータレベル同期の利用がさらに例 示されている。この図では、共有メモリ(DRAM2910など)の対応部分がエンプテ ィ状態で開始されると仮定する。最初に、APU (APU 290 1など)が要求チャネル を介して、外部デバイスから共用メモリの識別部分への同期書き込みオペレーションを要 求するコマンドを、インターフェース(インターフェース2915など)へ従る。ここで は、パスインターフェース2915のチェックを行う保護テーブルが、外部デバイスを用 いて伝送を開始すると仮定する。一方で、APUは共用メモリのこれらの部分からの同期 読み出しオペレーションの実行を試みる。インターフェースによって書き込みが行われて いるデータはまだないので、共用メモリの対応部分がプロッキング状態に入る。この状態 で、前述のように、APUに対するローカル・メモリのアドレスが共用メモリのこれらの 部分に対し、関連する状態情報フィールドに格納される。続いて、インターフェースが共 用メモリの識別部分への同期書き込みオペレーションを行った後、APUに対し、同期読 み出しオペレーションが、格納されたアドレス値により示されるアドレスへ行われる。そ の結果、共用メモリのこれらの部分がエンプティ状態へ戻る。その他の順列に対する状態 変化(図18に示す)を示す、同様のハンドシェーキング・シーケンスは簡明であり、こ こには聪明していない。

[0112]

1つ以上のAPUからの要求は、インターフェースを通じて、各要求の完了を待つ必要がないことがわかる。例えば、APUは1つ以上の外部デバイスからのデータに対し、インターフェースへ複数の要求を出すことができる。DLSの利用により、(インターフェースを介して)APU、あるいは外部デバイスのいずれから、同期読み出しオペレーショ

ンが行われるまで、データが確実に共用メモリに保護される。そのため、DLSの利用に より、APUと1つ以上の外部デバイスとの間に実行されるパースト伝送と並列バースト 伝送とが可能になる。

#### [0113]

説明のため、図36に示すデバイスを用いた本発明の概念の他の適用例を図38に示す APU2901はインターフェース2915を介して、多数の外部デバイスと接続している。これ5の外部デバイスは、USB(ユニバーサル・シリアル・バス)デバイス、スト EBE1394(一般に "ファイアワイヤ"と呼ばれる)デバイス、シリアル・バス、スト、ア・ドディスク、ネットワークトランシーバなど)、光ディスク、である。その他の外部デバイス(図示せず)としては、I/Oプロセッサ、又は減慄処理用プロセッサなどのプロセッサが挙げられる。APU2901は1つ以上のこれ5の外部デバイスはインターフェース2915の制御を力して、続いてDRAM2910のそれぞれに割り当て5れたメモリ・ロケーションへはメモリーションを行う。DRAM2910のメモリ・ロケーションは、メモリ・ロケーション4311、4312、4313、4314、4315、4316により示される(各メモリ・ロケーションには、関連付けられた状態情報が含まれることも示し、それ6は単ドア・ビェリッにないます。

## [0114]

図39を参照すると、本発明の概念の別の実施形態が例示されている。図39に簡略化 したストリーミング構成3700を示す。構成3700には、PE3790と、DRAM (又は共用メモリ) 3710と、インターフェースデバイス (インターフェース) 371 5と、物理トランシーバ (PHY) により示される外部デバイスとが含まれる。外部デバ イス3720はインターフェース3715の一部ともでき、例えば、インターフェース3 7 1 5 と結合することもできる。 P E 3 7 9 0 は 1 つ以上の処理エレメントを示し、更に PE3790には少なくとも1つのPU3705と、1つ以上のAPU (APU3701 、3702、3703により示す)とが含まれる。PE3790はバス3706を介して 共用メモリと結合されている。PE3790はまた、前述のDLS機構とメモリ保護機構 を用いて、DRAM3710へのデータの書き込みと、DRAM3710からのデータの 読み出しを行う。本発明の概念によれば、現在のところ、DLS機構は外部デバイスと用 いるように拡張されている。そのために、また、図39からわかるように、各APUは、 バス3707を介してインターフェース3715と結合されている。特に各APUは、1 つ以上のチャネルと関連付けられており、インターフェース3715への要求の送信、及 び/又は、インターフェース3715からの応答の受信、及び/又は、インターフェース 3715とのデータ通信が、バス3707を介して行われる。これについては図39に例 示されており、APU3701に対して、チャネル0 (入力) (3730) と、チャネル 1 (出力) (3735) が関連付けられている。説明のため、エレメント3730と37 35の双方が、1つ、またはそれ以上のFIFOパッファである。その他のAPUに関し ては、バス3707を介して転送されるそれらの入力及び出力のチャネルは、図39に破 線矢印により示される。

## [0115]

インターフェース3715には、チャネル・インターフェース・エレメント3745と 3750とが含まれ、インターフェース3715により、APU3701とPHY3720との間のそれぞれの入出力データストリームが結合される。説明のため、チャネル・インターフェース・エレメント3750はトランシーバであり、(a) APU3701のカチャネルのないのなどのもないのなどのようなでは、3716を力では、アス3721を介してエンコードし、パス3721を介して伝送する、及び(b)パス3721か5受け取ったデータをデコードし、パス3716と3707を介して、APU3701の入力チャネルへデコードしたデータを送る。パス3726次、7720を次数。パケットネットワーク接続、交換

式ネットワーク接続部、シリアルパス、並列パス、などへ結合するための、1つ以上の通信パスを示す。

[0116]

上述のように、インターフェース3715には、チャネル・インターフェース・エレメ ント3745と3750が含まれる。チャネル・インターフェース・エレメント3745 はAPU3701から出力チャネルを受信する。本発明によれば、出力チャネル自体には 制御チャネルとデータチャネルとが含まれる。この制御チャネルにより、上述の要求と応 答のチャネルが形成され、一方で、データのチャネルにより、外部デバイスへ送られるデ ータが転送される。この例では、要求チャネルにより外部デバイス識別子(ここではPH Y 3 7 2 0)を含むコマンド情報や、実行されるオペレーション (ここでは、書き込みオ ペレーション)などが転送される。出力チャネルのデータチャネル部は、PHY3720 によってエンコードされ、パス3721を介して伝送されるデータを示す。同様に、チャ ネル・インターフェース・エレメント3745は、APU3701の入力チャネルへ結合 される。入力チャネル自体には、制御チャネルとデータチャネルとが含まれる。制御チャ ネルにより、上述の要求と応答のチャネルが形成され、一方で、APUへ送られるデータ はデータチャネルによって転送される。この例では、外部デバイス識別子(ここでは、P HY3720)や、実行されるオペレーション(ここでは、読み出しオペレーション)た どを含むコマンド情報が、要求チャネルによって転送される。この入力チャネルのデータ チャネル部により、パス3721から受信した信号受信の結果として、PHY3720に よってデコードされたデータが示される。 [0117]

この実施形態では、インターフェース3715内には保護アーブルが必要とされないことがわかる。特に、また更に以下に説明しているように、2018に例示している前述のDLS機構とメモリ保護機構により、各APUはDRAM3710からのデータの読み出しと、DRAM3710へのデータの書き込みとが行われる。
[0118]

引き続き図39を参照すると、外部デバイスからAPU2901のローカル・メモリ(国示せず)へのデータ伝送に用いる例示的な方法が図40に示されている。この方法により、上述した図24の方法も実行されると優定する。その方法とは、PUによる保護テーブル値の割り当て、APU3701によって実行されるアンレットは、受信したパケットストリームのリンク層処理と、送信したパケットストリームのリンク層処理と、送信したパケットストリームのリンク層処理と、送信したパケットストリームのリンク層処理と、送信したパケットストリームのリンク層処理とで、対したアケットストリームのリンク層処理として、アレースのDIS機構を利用したプロトコルスタック(TCP/IPなど)の一部分に対する処理が行われる。

図40のステップ3830をまず参照すると、APU3701は、パス3707を介して、PHY37720からの、また、PHY37720へのデータ伝送要求を、インターフェス3715ペ行う。この側では、入力チャネルと助力チャネルの双双方のコマーははかし、入力チャネルと助力チャネルのの双方のコマーはは必ずってこの要求には、外部デバイス(ことではPHY37720)の適別子などが含べしてこの要求には、外部デバイス(ことではPHY37720)の適別子などが含ペレーションの種類(ここでは、入力チャネルに対する外部デバイスからの診決出しと、パーションの種類(ここでは、入力チャネルに対する外部デバイスからの治しるデバイス・サールに対する外部デバイスへの書き込み)も含ま情報などディスや利用とする。さらに、他の種類の外部デバイスパラメータには、デバイス番号やボート番号、仮想チャネル、他の種類の外部デバイスパラメータには、デバイス番号やボート番号、仮想チャネル、他の種類の外部デバイスパラメータには、デバイス番号やボート番号、仮想チャネルではない。

ステップ3805で、インターフェース3715は要求を受け取り、PHY3720への、またPHY3720からの伝送を開始する。特定のハンドシェーキングがPHY3720に必要とされる範囲で、このハンドシェーキングがインターフェース3715によっ

て行われ、また、これがAPU3701にとってトランスパレントなものであるとする。ステップ3710で、インターフェース3715は伝送を開始し、伝送が完了するまで、PH Y 3 7 2 0 からのデータ伝送を開始する(ステップ3 8 1 5 )。このようなデータに送と開始は、例えば適方終端への接続が切れるはまない。アリHY3720からのデータ伝送の部分は、外部デバイスの種類に応じて、同期、例して、又は非月期に行うことができる。データは入カチャルのデータナャネルが内に、インスレメルト3 7 3 5 のFIFOの一部などへ、伝送が完了すると、インターフェース37 1 5 はステップ3 8 2 0 で、入出カチャネルのコマンド部の応答チャネルを介して、伝送系ブメッセージを送る

[0121]

本発明によれば、APU3701による、外部デバイス3720からの、また、外部デ パイス3720へのデータ伝送は、DLSを用いて行われる。このDLSの状態図は先述 の図18に説明している。これに関連して、DLSの用途を図41に例示する。APUと 外部デバイスとの間のデータ・フローが破線矢印により示されている。図41からわかる ように、APU3701はバス3707による入力チャネルを介して、上述しているよう にローカル・メモリの中にデータを直接受け取る。同様に、APU3701はバス370 7による出力チャネルを介して、ローカル・メモリから直接データを送る。これにより、 速くて低いオーバーヘッドの通信チャネルがもたらされる。例えば、PHY3720を介 して送信されるデータは、まずDRAM3710に格納され得る。APU3701は同期 読み出しオペレーションを介して、DLSを用いて、このデータをDRAM3710から 抽出する。これについては図41に対応の破線矢印により例示している。次いで、API 3701はリンク層のアプレットによりこのデータの処理を行い、処理したデータ (フォ ーマットされたパケットのストリームなど)を (インターフェース3715を介して) P HY3720へ送り、更にエンコードを行い、伝送する。同様に、PHY3720によっ て受け取られたデータのデコードが行われ、データはローカル・メモリ3781に格納す るために入力チャネルを介してAPU3701へ送られ、APU3701によって処理さ れる。APU3701はリンク層のアプレット(ヘッダの除去、エラーチェックなど)に よりデータの処理を行い、同期書き込みオペレーションを介して、DLSを用いて、処理 されたデータをDRAM3710へ送る。これについては図41に、対応の破線矢印で描 かれている。 [0122]

図42に図39に関連して示され、上記に説明されている、簡略化したストリーミング 構成の変形を例示する。この実施形態は図39に示す方法と同様の方法で動作するため、 全ての図については詳細に説明していない。図42の構成4000にはPE4090と、 DRAM(又は、共用メモリ)4010と、インターフェース4015と、物理トランシ ーパ (PHY) 4020と物理トランシーパ (PHY) 4080により示される外部デバ イス、とが含まれる。図42からわかるように、説明のため、インターフェース4015 は外部デバイス4020及び4080と結合されている。PE4090は1つ以上の処理 エレメントを示し、更に、PE4090には少なくとも1つのPU4005と、1つ以上 のAPU (APU 4001、4002、4003) とが含まれる。PE 4090はパス4 006を介して共用メモリと結合されており、前述のDLSとメモリ保護機構を用いて、 DRAM4010へのデータの書き込みと、DRAM4010からのデータの詩み出しと を行う。図42からわかるように、APUはバス4007を介して、インターフェース4 015と結合されている。特に、各APUは1つ以上のチャネルと関連付けられており、 バス4007を介して、インターフェース4015への要求の送信、及び/又は、インタ ーフェース 4 0 1 5 からの応答の受信、及び/又はインターフェース 4 0 1 5 とのデータ 通信を行う。これについては図42に例示されており、APU4001に対し、入力/出 カチャネル4050と入力/出力チャネル4055が関連付けられている。説明のため、 これらのエレメントは双方とも、1つ以上のFIFOバッファである。バス4007を介 して形成されるその他のAPU用のその他の入力及び出力のチャネルは、図42の破線矢 印により示されている。

## [0123]

インターフェース4015にはエレメント4030と4035とが含まれ、各エレメン トにはそれぞれ、2つのチャネル・インターフェース・エレメント4031、4032と 4036、4037とが含まれる。(これらは図39で説明している種類である。)これ らのエレメントにより、データストリームがそれぞれの外部デバイス(ここでは、402 0と4080)へ結合される。説明のため、この外部デパイスは、それぞれのパス402 1と4081への、及び、それぞれのパス4021と4081からのデータ通信用トラン シーバである。この外部デバイス4020、及び/又は4080には、例えばハードディ スク又は光ディスクなどのメモリ、I/Oプロセッサ又は画像処理用プロセッサなどのブ ロセッサ、トランシーバ (ネットワークトランシーパなど) なども挙げられる。

上述の通り、この例では、APU4001は2つの入力/出力チャネル(4050と4 055) へのアクセスを持ち、各チャネルには更に、コマンド情報とデータを転送する、 上述の入出力チャネルが含まれる。上述した方法と同様の方法で、APU4001によっ てアプレットが実行され、外部デバイス(4020と4080)との間にデータが転送さ れる。APU4001は複数の入力/出力チャネルへのアクセスを持つので、APU40 0 1 が D R A M 4 0 1 0 ヘアクセスすることは要求されない。そのために、図 4 2 に示す 変形は、外部デバイス間にデータを転送する、効率的で高速な構成を提供する。

## [0 1 2 5 ]

[0124]

このように、上記の内容は、単に本発明の原則を例示するものに過ぎず、当業者は、こ こには明示的に記載されていないが、本発明の趣旨及び範囲から逸脱することなくその原 則を具体化する数多くの代替の構成を考案しうるであろうことを理解されよう。例えば、 本発明の概念が、データレベルの同期化を行う入力/出力インターフェースを採り上げて 説明されているが、インターフェースが必ずしも入力と出力の双方を行う必要はたく、例 えば、インターフェースは入力デバイスのみ、又は、出力デバイスのみ、又は、一般の入 カ/出力ネットワークで用いられる、入力デバイスと出力デバイスの任意の組合せ、など のうちの1つでありうる。

【図面の簡単な説明】

## [0126]

- 【図1】本発明によるコンピュータ・ネットワークのアーキテクチャ全体を示す説明図。
- 【図2】本発明によるプロセッサ・エレメント (PE) の構造を示す説明図。
- 【図3】本発明による広帯域エンジン(BF)の機造を示す説明図。
- 【図4】本発明による付加処理デバイス(APU)の構造を示す説明図。
- 【図5】本発明によるプロセッサ・エレメントと、ビジュアライザ (VS)と、光インタ ーフェースとの構造を示す説明図。
- 【図6】本発明によるプロセッサ・エレメントの1つの組合せを示す説明図。
- 【図7】本発明によるプロセッサ・エレメントの別の組合せを示す説明図。
- 【図8】 本発明によるプロセッサ・エレメントの更に別の組合せを示す説明図。
- 【図9】本発明によるプロセッサ・エレメントの更に別の組合せを示す説明図。
- 【図10】本発明によるプロセッサ・エレメントの更に別の組合せを示す説明図。
- 【図11A】本発明によるチップ・パッケージ内へ光インターフェースを統合した例を示 す説明図。
- 【図11B】図11Aの光インターフェースを用いるプロセッサの1つの機成を示す説明
- 【図11C】図11Aの光インターフェースを用いるプロセッサの別の構成を示す説明図
- 【図12A】本発明によるメモリ・システムの構造を示す説明図。
- 【図12B】本発明による第1の広帯域エンジンから第2の広帯域エンジンへのデータの 書き込みを示す説明図。

20

30

40

20

30

```
【図13】本発明によるプロセッサ・エレメント用の共用メモリの構造を示す説明図。
【図14A】図13に示すメモリ・バンクの一構造を示す説明図。
【図14B】図13に示すメモリ・バンクの別の構造を示す説明図。
【図 1 5 】本発明による DMACの構造を示す説明図.
【図16】本発明によるDMACの代替の構造を示す説明図。
【図17A】本発明によるデータ同期オペレーションを示す説明図。
【図17B】本発明によるデータ同期オペレーションを示す説明図。
【図17C】本発明によるデータ同期オペレーションを示す説明図。
【図17D】本発明によるデータ同期オペレーションを示す説明図。
【図17E】本発明によるデータ同期オペレーションを示す説明図。
【図17F】本発明によるデータ同期オペレーションを示す説明図。
【図17G】本発明によるデータ同期オペレーションを示す説明図。
【図17H】本発明によるデータ同期オペレーションを示す説明図。
【図171】本発明によるデータ回期オペレーションを示す説明図。
【図17]本発明によるデータ同期オペレーションを示す説明図。
【図17K】本発明によるデータ同期オペレーションを示す説明図。
【図17L】本発明によるデータ同期オペレーションを示す説明図。
【図17M】本発明によるデータ同期オペレーションを示す説明図。
【図17N】本発明によるデータ同期オペレーションを示す聪明図。
【図170】本発明によるデータ同期オペレーションを示す説明図。
【図18】本発明によるデータ同期方式によるメモリ・ロケーションの様々な状態を示す
説明図。
【図19】本発明によるハードウエア・サンドボックス用のキー管理テーブルの構造を示
す説明図。
【図20】本発明によるハードウエア・サンドボックス用のメモリ・アクセス・キーの格
納方式を示す説明図。
【図21】本発明によるハードウエア・サンドボックス用のメモリ・アクセス管理テーブ
ルの構造を示す説明図。
【図22】図19のキー管理テーブルと、図21のメモリ・アクセス制御テーブルとを用
いてメモリ・サンドボックスにアクセスするステップを示すフローチャート。
【図23】本発明によるソフトウエア・セルの構造を示す説明図。
【図24】本発明による、APUへ遠隔処理命令を出すステップを示すフローチャート。
【図25】本発明によるストリーミング・データ処理専用パイプラインの機造を示す説明
図。
【図26A】本発明によるストリーミング・データの処理時の図25の専用パイプライン
によって実行されるステップを示すフローチャート。
【図26B】本発明によるストリーミング・データの処理時の図25の専用パイプライン
によって実行されるステップを示すフローチャート。
【図27】本発明によるストリーミング・データ処理専用パイプラインの他の構造を示す
```

【図 2 8 】本発明による Å P U によるアプリケーションとデータの並列処理を調整するための絶対タイマー方式を示す説明図。 【 2 2 】 本発明の原則に従って、データレベル同期を用いた構成の実施形態を例示的に 示す説明図。

設明図.

【図30】本発明の原則に従って、データレベル同期を用いた構成の実施形態を例示的に 示す説明図。

【図31】本発明の原則に従って、データレベル同期実行時に用いるフローチャートを例 示的に示す説明図。

【図32】本発明の原則に従って、データレベル両期実行時に用いるフローチャートを例 示的に示す説明図。


50


```
【図33】APUと外部デバイスとの間にデータレベル同期の利用を示す説明図。
【図34】APUと外部デバイスとの間にデータレベル同期の利用を示す説明図。
【図35】本発明の原則に従ってデータレベル同期状態情報を例示的に示す説明図。
【図36】本発明の原則に従ってデータレベル同期を用いた構成のもう1つの実記形態を
例示的示す説明図。
【図37】 ハンドシェーキングシーケンスを例示的に示す説明図。
【図38】本発明の原則に従って、データレベル同期を用いた構造用の別の実施形態を例
【図39】本発明の原則に従い、データレベル同期実行時に用いるフローチャートを例示
的に示す図。
                                              10
【図40】本発明の原則に従い、データレベル同期の実行に用いる別のフローチャートを
例示的に示す説明図。
【図41】 APUと外部デバイスとの間に別のデータレベル同期の用途を例示的示す説明
【図42】本発明の原則に従いデータレベル同期を用いた別の構成用の実施形態を例示的
に示す説明図。
【符号の説明】
[0127]
101 システム
1010 +-
                                             20
102 セル
104 ネットワーク
106 クライアント
108 サーバー・コンピュータ
1104 光インターフェース
1108 パス
1118.1122 ポート
1 1 2 6 光導波路
1160, 1162, 1164, 1166, 1182, 1184, 1186, 1188,
1190 光インターフェース
                                             30
1206, 1234, 1242 コントロール
1212, 1240 ユニット
1221 クロスバ交換機
1232 外部ポート
1244, 1414, 1416 パンク
1406 ブロック
1504 ノード
1607, 1608 パス
1722 制御回路
1724、1742 制御論理回路
                                             40
1726 ストレージ
1728, 1731, 1732, 1746, 1750 ロケーション
1729, 1752, 1760, 1762 セグメント
1880 エンプティ状能
    フル状態
1882
1884
    ブロッキング状態
1902 キー管理テーブル
1906
    *-
1908 マスク
```


2006 格納位置


```
2008, 2010 セグメント
2012 +-
2102 アクセス管理テーブル
2106 アドレス
2110 +-
2110 キー・マスク
223 バス
227 高帯域メモリ接続部
2302, 2320 セル
2308 ヘッダ
                                               10
2322 インターフェース
2332 実行セクション
2334 リスト
2520, 2522, 2524, 2526, 2704 サンドボックス
2706 宛先サンドボックス
2900 処理環境
2901, 2902, 2903 APU
2905 PU
2906~2908 バス
2910 DRAM
                                               20
2915 インターフェース
2920 外部デバイス
2930
       エレメント
2940
        保護テーブル
2945
        伝送コントローラ
2950
        伝送パス
2981
        メモリ
3020
       外部メモリ
3620
       物理レシーバ
3706, 3707·KZ
                                               30
3715
       インターフェース
3720
       外部デバイス
3730, 3735, 3745, 3740 エレメント
3 7 8 1
       メモリ
4015
       インターフェース
4020
       外部デバイス
4030.4031 エレメント
```

4050, 4055 出力チャネル












4








[ 🖾 7 ]





[图8]























































































[ 🗵 2 1 ]








[図23]


































[図34]




[図35]



[図36]





フロントページの続き

(72) 発明者 山崎 剛

東京都港区南青山二丁目6番21号 株式会社ソニー・コンピュータエンタテインメント内